25G Ethernet Intel® FPGA IP გამოშვების შენიშვნები
მომხმარებლის სახელმძღვანელო

25G Ethernet Intel FPGA IP გამოშვების შენიშვნები (Intel Agilex მოწყობილობები)

Intel® FPGA IP ვერსიები ემთხვევა Intel Quartus® Prime Design Suite პროგრამული უზრუნველყოფის ვერსიებს v19.1-მდე. Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის 19.2 ვერსიიდან დაწყებული, Intel FPGA IP-ს აქვს ვერსიების ახალი სქემა.
Intel FPGA IP ვერსიის (XYZ) ნომერი შეიძლება შეიცვალოს Intel Quartus Prime პროგრამული უზრუნველყოფის თითოეული ვერსიით. ცვლილება:

• X მიუთითებს IP-ის მთავარ გადახედვაზე. თუ განაახლებთ Intel Quartus Prime პროგრამულ უზრუნველყოფას, უნდა განაახლოთ IP.
• Y მიუთითებს, რომ IP შეიცავს ახალ ფუნქციებს. განაახლეთ თქვენი IP ამ ახალი ფუნქციების ჩასართავად.
• Z მიუთითებს, რომ IP შეიცავს მცირე ცვლილებებს. განაახლეთ თქვენი IP, რომ შეიტანოთ ეს ცვლილებები.

1.1. 25G Ethernet Intel FPGA IP v1.0.0
ცხრილი 1. v1.0.0 2022.09.26

Intel Quartus Prime ვერსია	აღწერა	ზემოქმედება
22.3	დამატებულია მხარდაჭერა Intel Agilex™ F-ფილების მოწყობილობების ოჯახისთვის. • მხარდაჭერილია მხოლოდ 25G სიჩქარის მაჩვენებელი. • 1588 Precision Time Protocol არ არის მხარდაჭერილი.	—

ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე. *სხვა სახელები და ბრენდები შეიძლება გამოცხადდეს, როგორც სხვისი საკუთრება.
ISO
9001:2015
დარეგისტრირდა

25G Ethernet Intel FPGA IP გამოშვების შენიშვნები (Intel Stratix 10 მოწყობილობები)

თუ გამოშვების შენიშვნა არ არის ხელმისაწვდომი კონკრეტული IP ვერსიისთვის, IP არ არის ცვლილებები ამ ვერსიაში. 18.1-მდე IP განახლების გამოშვების შესახებ ინფორმაციისთვის იხილეთ Intel Quartus Prime Design Suite განახლების გამოშვების შენიშვნები.
Intel FPGA IP ვერსიები ემთხვევა Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის ვერსიებს v19.1-მდე. იწყება Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის ვერსია 19.2, Intel
FPGA IP-ს აქვს ვერსიების ახალი სქემა.
Intel FPGA IP ვერსიის (XYZ) ნომერი შეიძლება შეიცვალოს Intel Quartus Prime პროგრამული უზრუნველყოფის თითოეული ვერსიით. ცვლილება:

• X მიუთითებს IP-ის მთავარ გადახედვაზე. თუ განაახლებთ Intel Quartus Prime პროგრამულ უზრუნველყოფას, უნდა განაახლოთ IP.
• Y მიუთითებს, რომ IP შეიცავს ახალ ფუნქციებს. განაახლეთ თქვენი IP ამ ახალი ფუნქციების ჩასართავად.
• Z მიუთითებს, რომ IP შეიცავს მცირე ცვლილებებს. განაახლეთ თქვენი IP, რომ შეიტანოთ ეს ცვლილებები.

დაკავშირებული ინფორმაცია

• Intel Quartus Prime Design Suite განახლების გამოშვების შენიშვნები
• 25G Ethernet Intel Stratix®10 FPGA IP მომხმარებლის სახელმძღვანელო არქივები
• 25G Ethernet Intel Stratix® 10 FPGA IP დიზაინი მაგample მომხმარებლის სახელმძღვანელო არქივები
• შეცდომა 25G Ethernet Intel FPGA IP-სთვის ცოდნის ბაზაში

2.1. 25G Ethernet Intel FPGA IP v19.4.1
ცხრილი 2. v19.4.1 2020.12.14

Intel Quartus Prime ვერსია	აღწერა	ზემოქმედება
20.4	სიგრძის შემოწმების განახლება VLAN ჩარჩოებზე: • 25G Ethernet Intel FPGA IP-ის წინა ვერსიებში, დიდი ზომის ჩარჩოს შეცდომა დადასტურებულია შემდეგი პირობების დაკმაყოფილებისას: 1. VLAN ა. VLAN გამოვლენა ჩართულია. ბ. IP გადასცემს/მიღებს ჩარჩოებს სიგრძით, რომელიც შეადგენს მაქსიმალურ TX/RX ჩარჩოს სიგრძეს პლუს 1-დან 4 ოქტეტს. 2. SVLAN ა. SVLAN ამოცნობა ჩართულია. ბ. IP გადასცემს/მიღებს ჩარჩოებს სიგრძით, რომელიც შეადგენს მაქსიმალურ TX/RX ჩარჩოს სიგრძეს პლუს 1-დან 8 ოქტეტს. • ამ ვერსიაში IP განახლებულია ამ ქცევის გამოსასწორებლად.	—
	განახლებულია Avalon® მეხსიერების რუქის ინტერფეისის ხელმისაწვდომობა status_* ინტერფეისზე, რათა თავიდან აიცილოს Avalon-ის მეხსიერების შედგენის დრო არარსებულ მისამართებზე წაკითხვისას: • 25G Ethernet Intel FPGA IP-ის წინა ვერსიებში, Avalon-ის მეხსიერებით შედგენილი ინტერფეისი იკითხება არარსებულ მისამართებზე status_* ინტერფეისზე დაამტკიცებდა status_wait request-ს, სანამ Avalon-ის მეხსიერების რუკაზე მოყვანილი ოსტატის მოთხოვნა ამოიწურება. პრობლემა ახლა მოგვარებულია, რომ არ შეჩერდეს მოლოდინის მოთხოვნა არარსებულ მისამართზე წვდომისას.	—
	RS-FEC ჩართული ვარიანტები ახლა მხარს უჭერს 100% გამტარუნარიანობას.	—

2.2. 25G Ethernet Intel FPGA IP v19.4.0
ცხრილი 3. v19.4.0 2019.12.16

Intel Quartus Prime ვერსია	აღწერა	ზემოქმედება
19.4	rx_am_lock ქცევის ცვლილება: • 25G Ethernet Intel FPGA IP-ის წინა ვერსიებში, rx_am_lock სიგნალი იქცევა ისევე, როგორც rx_block_lock ყველა ვარიანტში. • ამ ვერსიაში, RSFEC ჩართული IP ვარიანტებისთვის, rx_am_lock ახლა ამტკიცებს, როდის მიიღწევა გასწორების დაბლოკვა. RSFEC ჩართული ვარიანტებისთვის, rx_am_lock კვლავ ისევე იქცევა, როგორც rx_block_lock.	ინტერფეისის სიგნალი, rx_am_lock, განსხვავებულად იქცევა წინა ვერსიებისგან RSFEC ჩართული ვარიანტებისთვის.
	განახლებულია RX MAC დაწყების პაკეტი: • წინა ვერსიებში, RX MAC ამოწმებს მხოლოდ START სიმბოლოს, რათა დადგინდეს პაკეტის დასაწყისი. • ამ ვერსიაში, RX MAC ახლა ამოწმებს შემომავალ პაკეტებს Start of Frame Delimiter (SFD), გარდა START სიმბოლოს ნაგულისხმევად. • თუ პრეამბულის გადაცემის რეჟიმი ჩართულია, MAC ამოწმებს მხოლოდ START სიმბოლოს, რათა დაუშვას მორგებული პრეამბულა.	—
	დამატებულია ახალი რეესტრი პრეამბულის შემოწმების გასააქტიურებლად: • RX MAC რეგისტრებში, რეგისტრი ოფსეტური 0x50A [4] შეიძლება ჩაიწეროს 1-ზე, რათა მოხდეს პრეამბულის შემოწმება. ეს რეესტრი არის „არ მაინტერესებს“, როდესაც ჩართულია პრეამბულის გავლა.	—

2.3. 25G Ethernet Intel FPGA IP v19.3.0
ცხრილი 4. v19.3.0 2019.09.30

Intel Quartus Prime ვერსია	აღწერა	ზემოქმედება
19.3	MAC+PCS+PMA ვარიანტისთვის, გადამცემის შეფუთვის მოდულის სახელი ახლა დინამიურად გენერირებულია. ეს ხელს უშლის მოდულის არასასურველ შეჯახებას, თუ სისტემაში გამოიყენება IP-ის მრავალი მაგალითი.	—

2.4. 25G Ethernet Intel FPGA IP v19.2.0
ცხრილი 5. v19.2.0 2019.07.01

Intel Quartus Prime ვერსია	აღწერა	ზემოქმედება
19.2	დიზაინი მაგample 25G Ethernet Intel FPGA IP-სთვის: • განახლებულია Intel Stratix® 10 მოწყობილობების სამიზნე განვითარების ნაკრების ვარიანტი Intel Stratix 10 L-Tile GX გადამცემის სიგნალის მთლიანობის განვითარების ნაკრებიდან Intel Stratix 10 10 GX Signal Integrity L-Tile-მდე (წარმოება) განვითარების ნაკრები.	—

2.5. 25G Ethernet Intel FPGA IP v19.1
ცხრილი 6. v19.1 აპრილი 2019 წ

აღწერა	ზემოქმედება
დამატებულია ახალი ფუნქცია - ადაპტური რეჟიმი RX PMA ადაპტაციისთვის: • დამატებულია ახალი პარამეტრი — ჩართეთ ავტომატური ადაპტაციის გააქტიურება RX PMA CTLE/DFE რეჟიმში.	ეს ცვლილებები არჩევითია. თუ არ განაახლებთ თქვენს IP ბირთვს, მას არ აქვს ეს ახალი ფუნქცია.
დაარქვა Enable Altera Debug Master Endpoint (ADME) პარამეტრს Enable Native PHY Debug Master Endpoint (NPDME) Intel-ის რებრენდინგის მიხედვით Intel Quartus Prime Pro Edition პროგრამულ უზრუნველყოფაში. Intel Quartus Prime Standard Edition პროგრამული უზრუნველყოფა კვლავ იყენებს Altera Debug Master Endpoint-ის ჩართვას (ADME).	—

2.6. 25G Ethernet Intel FPGA IP v18.1
ცხრილი 7. ვერსია 18.1 სექტემბერი 2018 წ

აღწერა	ზემოქმედება
დამატებულია ახალი ფუნქცია - არჩევითი PMA: • დამატებულია ახალი პარამეტრი — Core Variants.	ეს ცვლილებები არჩევითია. თუ არ განაახლებთ თქვენს IP ბირთვს, მას არ აქვს ეს ახალი ფუნქციები.
• დამატებულია ახალი სიგნალი 1588 Precision Time Protocol Interface-ისთვის — latency_sclk.
დიზაინი მაგample 25G Ethernet Intel FPGA IP-სთვის: დაარქვეს სამიზნე განვითარების ნაკრების ვარიანტი Intel Stratix 10 მოწყობილობებისთვის Stratix 10 GX FPGA განვითარების ნაკრებიდან Stratix 10 L-Tile GX გადამცემის სიგნალის მთლიანობის განვითარების ნაკრები.	—

დაკავშირებული ინფორმაცია

• 25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო
• 25G Ethernet Intel Stratix 10 FPGA IP დიზაინი მაგampმომხმარებლის სახელმძღვანელო
• შეცდომა 25G Ethernet IP ბირთვისთვის ცოდნის ბაზაში

2.7. 25G Ethernet Intel FPGA IP v18.0
ცხრილი 8. ვერსია 18.0 მაისი 2018 წ

აღწერა	ზემოქმედება
პირველადი გამოშვება Intel Stratix 10 მოწყობილობებისთვის.	—

2.8. 25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო არქივები
IP ვერსიები იგივეა, რაც Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის ვერსიები v19.1-მდე. Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის 19.2 ან უფრო ახალი ვერსიიდან, IP ბირთვებს აქვთ IP ვერსიების ახალი სქემა.
თუ IP ძირითადი ვერსია არ არის ჩამოთვლილი, გამოიყენება წინა IP ვერსიის მომხმარებლის სახელმძღვანელო.

Intel Quartus Prime ვერსია	IP Core ვერსია	მომხმარებლის სახელმძღვანელო
20.3	19.4.0	25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო
20.1	19.4.0	25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო
19.4	19.4.0	25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო
19.3	19.3.0	25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო
19.2	19.2.0	25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო
19.1	19.1	25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო
18.1	18.1	25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო
18.0	18.0	25G Ethernet Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო

2.9. 25G Ethernet Intel Stratix 10 FPGA IP დიზაინი მაგample მომხმარებლის სახელმძღვანელო არქივები
IP ვერსიები იგივეა, რაც Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის ვერსიები v19.1-მდე. Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის 19.2 ან უფრო ახალი ვერსიიდან, IP ბირთვებს აქვთ IP ვერსიების ახალი სქემა.
თუ IP ძირითადი ვერსია არ არის ჩამოთვლილი, გამოიყენება წინა IP ვერსიის მომხმარებლის სახელმძღვანელო.

Intel Quartus Prime ვერსია	IP Core ვერსია	მომხმარებლის სახელმძღვანელო
19.1	19.1	25G Ethernet Intel Stratix 10 FPGA IP დიზაინი მაგampმომხმარებლის სახელმძღვანელო
18.1	18.1	25G Ethernet Intel Stratix 10 FPGA IP დიზაინი მაგampმომხმარებლის სახელმძღვანელო
18.0	18.0	25G Ethernet Intel Stratix 10 FPGA IP დიზაინი მაგampმომხმარებლის სახელმძღვანელო

25G Ethernet Intel FPGA IP გამოშვების შენიშვნები (Intel Arria 10 მოწყობილობები)

თუ გამოშვების შენიშვნა არ არის ხელმისაწვდომი კონკრეტული IP ვერსიისთვის, IP არ არის ცვლილებები ამ ვერსიაში. 18.1-მდე IP განახლების გამოშვების შესახებ ინფორმაციისთვის იხილეთ Intel Quartus Prime Design Suite განახლების გამოშვების შენიშვნები.
Intel FPGA IP ვერსიები ემთხვევა Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის ვერსიებს v19.1-მდე. Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის 19.2 ვერსიიდან დაწყებული, Intel FPGA IP-ს აქვს ვერსიების ახალი სქემა.
Intel FPGA IP ვერსიის (XYZ) ნომერი შეიძლება შეიცვალოს Intel Quartus Prime პროგრამული უზრუნველყოფის თითოეული ვერსიით. ცვლილება:

• X მიუთითებს IP-ის მთავარ გადახედვაზე. თუ განაახლებთ Intel Quartus Prime პროგრამულ უზრუნველყოფას, უნდა განაახლოთ IP.
• Y მიუთითებს, რომ IP შეიცავს ახალ ფუნქციებს. განაახლეთ თქვენი IP ამ ახალი ფუნქციების ჩასართავად.
• Z მიუთითებს, რომ IP შეიცავს მცირე ცვლილებებს. განაახლეთ თქვენი IP, რომ შეიტანოთ ეს ცვლილებები.

დაკავშირებული ინფორმაცია

• Intel Quartus Prime Design Suite განახლების გამოშვების შენიშვნები
• 25G Ethernet Intel Arria® 10 FPGA IP მომხმარებლის სახელმძღვანელო
• 25G Ethernet Intel Arria® 10 FPGA IP დიზაინი მაგampმომხმარებლის სახელმძღვანელო
• შეცდომა 25G Ethernet Intel FPGA IP-სთვის ცოდნის ბაზაში

3.1. 25G Ethernet Intel FPGA IP v19.4.1
ცხრილი 9. v19.4.1 2020.12.14

Intel Quartus პრემიერ ვერსია	აღწერა	ზემოქმედება
20.4	სიგრძის შემოწმების განახლება VLAN ჩარჩოებზე: • 25G Ethernet Intel FPGA IP-ის წინა ვერსიებში, დიდი ზომის ჩარჩოს შეცდომა დადასტურებულია შემდეგი პირობების დაკმაყოფილებისას: 1. VLAN ა. VLAN გამოვლენა ჩართულია. ბ. IP გადასცემს/მიღებს ჩარჩოებს სიგრძით, რომელიც შეადგენს მაქსიმალურ TX/RX ჩარჩოს სიგრძეს პლუს 1-დან 4 ოქტეტს. 2. SVLAN ა. SVLAN ამოცნობა ჩართულია. ბ. IP გადასცემს/მიღებს ჩარჩოებს სიგრძით, რომელიც შეადგენს მაქსიმალურ TX/RX ჩარჩოს სიგრძეს პლუს 1-დან 8 ოქტეტს. • ამ ვერსიაში IP განახლებულია ამ ქცევის გამოსასწორებლად.	—
	განახლებულია Avalon-ის მეხსიერების რუკების მქონე ინტერფეისის წვდომა status_* ინტერფეისზე, რათა თავიდან აიცილოს Avalon-ის მეხსიერების რუკების დრო არარსებულ მისამართებზე წაკითხვისას: • IP განახლებულია მოლოდინის მოთხოვნის გასაუქმებლად, როდესაც არარსებულ მისამართზე წვდომა ხდება status_* ინტერფეისზე.

3.2. 25G Ethernet Intel FPGA IP v19.4.0
ცხრილი 10. v19.4.0 2019.12.16

Intel Quartus Prime ვერსია	აღწერა	ზემოქმედება
19.4	rx_am_lock ქცევის ცვლილება: • 25G Ethernet Intel FPGA IP-ის წინა ვერსიებში, rx_am_lock სიგნალი იქცევა ისევე, როგორც rx_block_lock ყველა ვარიანტში. • ამ ვერსიაში, RSFEC ჩართული IP ვარიანტებისთვის, rx_am_lock ახლა ამტკიცებს, როდის მიიღწევა გასწორების დაბლოკვა. RSFEC ჩართული ვარიანტებისთვის, rx_am_lock კვლავ ისევე იქცევა, როგორც rx_block_lock.	ინტერფეისის სიგნალი, rx_am_lock, განსხვავებულად იქცევა წინა ვერსიებისგან RSFEC ჩართული ვარიანტებისთვის.
	განახლებულია RX MAC დაწყების პაკეტი: • წინა ვერსიებში, RX MAC ამოწმებს მხოლოდ START სიმბოლოს, რათა დადგინდეს პაკეტის დასაწყისი. • ამ ვერსიაში, RX MAC ახლა ამოწმებს შემომავალ პაკეტებს Start of Frame Delimiter (SFD), გარდა START სიმბოლოს ნაგულისხმევად. • თუ პრეამბულის გადაცემის რეჟიმი ჩართულია, MAC ამოწმებს მხოლოდ START სიმბოლოს, რათა დაუშვას მორგებული პრეამბულა.	—
	დამატებულია ახალი რეესტრი პრეამბულის შემოწმების გასააქტიურებლად: • RX MAC რეგისტრებში, რეგისტრი ოფსეტური 0x50A [4] შეიძლება ჩაიწეროს 1-ზე, რათა მოხდეს პრეამბულის შემოწმება. ეს რეესტრი არის „არ მაინტერესებს“, როდესაც ჩართულია პრეამბულის გავლა.	—

3.3. 25G Ethernet Intel FPGA IP v19.1
ცხრილი 11. v19.1 აპრილი 2019 წ

აღწერა	ზემოქმედება
დაარქვა Enable Altera Debug Master Endpoint (ADME) პარამეტრს Enable Native PHY Debug Master Endpoint (NPDME) Intel-ის რებრენდინგის მიხედვით Intel Quartus Prime Pro Edition პროგრამულ უზრუნველყოფაში. Intel Quartus Prime Standard Edition პროგრამული უზრუნველყოფა კვლავ იყენებს Altera Debug Master Endpoint-ის ჩართვას (ADME).	—

3.4. 25G Ethernet IP Core v17.0
ცხრილი 12. ვერსია 17.0 მაისი 2017 წ

აღწერა	ზემოქმედება
დამატებულია ჩრდილის ფუნქცია სტატისტიკის რეგისტრების წასაკითხად. • TX სტატისტიკის რეგისტრებში ჩაანაცვლა CLEAR_TX_STATS რეგისტრი ოფსეტური 0x845 ახალი CNTR_TX_CONFIG რეგისტრით. ახალი რეგისტრი ამატებს ჩრდილის მოთხოვნას და პარიტეტის შეცდომის გარკვევას ბიტს, რომელიც ასუფთავებს ყველა TX სტატისტიკის რეგისტრს. დამატებულია ახალი CNTR_RX_STATUS რეგისტრი ოფსეტური 0x846, რომელიც მოიცავს პარიტეტის შეცდომის ბიტს და სტატუსის ბიტს ჩრდილოვანი მოთხოვნისთვის. • RX სტატისტიკის რეგისტრებში ჩაანაცვლა CLEAR_RX_STATS რეგისტრი ოფსეტურით 0x945 ახალი CNTR_RX_CONFIG რეგისტრით. ახალი რეგისტრი ამატებს ჩრდილის მოთხოვნას და პარიტეტის შეცდომის გარკვევის ბიტს. რომელიც ასუფთავებს ყველა TX სტატისტიკის რეგისტრს. დამატებულია ახალი CNTR_TX_STATUS რეგისტრი ოფსეტური 0x946, რომელიც მოიცავს პარიტეტის შეცდომის ბიტი და სტატუსის ბიტი ჩრდილის მოთხოვნისთვის.	ახალი ფუნქცია მხარს უჭერს გაუმჯობესებულ საიმედოობას სტატისტიკის მრიცხველის კითხვაში. სტატისტიკის მრიცხველის წასაკითხად ჯერ დააყენეთ ჩრდილოვანი მოთხოვნის ბიტი რეგისტრების ამ ნაკრებისთვის (RX ან TX) და შემდეგ წაიკითხეთ რეესტრის სნეპშოტიდან. წაკითხული მნიშვნელობები წყვეტს ზრდას, სანამ ჩრდილის ფუნქცია მოქმედებს, მაგრამ ძირითადი მრიცხველები აგრძელებენ ზრდას. მოთხოვნის გადატვირთვის შემდეგ, მრიცხველები განაახლებს დაგროვილ მნიშვნელობებს. გარდა ამისა, ახალი რეგისტრის ველები შეიცავს პარიტეტის შეცდომის სტატუსს და წმინდა ბიტებს.
შეცვლილია RS-FEC გასწორების მარკერის ფორმატი IEEE 108by-ის ახლა დასრულებულ 802.3-ე პუნქტთან შესასრულებლად სპეციფიკაცია. ადრე RS-FEC ფუნქცია შეესაბამებოდა 25G/50G კონსორციუმის განრიგს 3, IEEE-მდე სპეციფიკაციის დასრულება.	RX RS-FEC ახლა ამოიცნობს და ბლოკავს როგორც ძველ, ისე ახალ გასწორების მარკერებს, მაგრამ TX RS-FEC ქმნის მხოლოდ IEEE გასწორების მარკერის ახალ ფორმატს.

დაკავშირებული ინფორმაცია

• 25G Ethernet IP Core მომხმარებლის სახელმძღვანელო
• შეცდომა 25G Ethernet IP ბირთვისთვის ცოდნის ბაზაში

3.5. 25G Ethernet IP Core v16.1
ცხრილი 13. ვერსია 16.1 ოქტომბერი 2016 წ

აღწერა	ზემოქმედება
საწყისი გამოშვება Intel FPGA IP ბიბლიოთეკაში.	—

დაკავშირებული ინფორმაცია

• 25G Ethernet IP Core მომხმარებლის სახელმძღვანელო
• შეცდომა 25G Ethernet IP ბირთვისთვის ცოდნის ბაზაში

3.6. 25G Ethernet Intel Arria® 10 FPGA IP მომხმარებლის სახელმძღვანელო არქივი
IP ვერსიები იგივეა, რაც Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის ვერსიები v19.1-მდე. Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის 19.2 ან უფრო ახალი ვერსიიდან, IP ბირთვებს აქვთ IP ვერსიების ახალი სქემა.
თუ IP ძირითადი ვერსია არ არის ჩამოთვლილი, გამოიყენება წინა IP ვერსიის მომხმარებლის სახელმძღვანელო.

Intel Quartus Prime ვერსია	IP ვერსია	მომხმარებლის სახელმძღვანელო
20.3	19.4.0	25G Ethernet Intel Arria® 10 FPGA IP მომხმარებლის სახელმძღვანელო
19.4	19.4.0	25G Ethernet Intel Arria 10 FPGA IP მომხმარებლის სახელმძღვანელო
17.0	17.0	25G Ethernet Intel Arria 10 FPGA IP მომხმარებლის სახელმძღვანელო

3.7. 25G Ethernet Intel Arria 10 FPGA IP Design Example მომხმარებელი სახელმძღვანელო არქივები
IP ვერსიები იგივეა, რაც Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის ვერსიები v19.1-მდე. Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის 19.2 ან უფრო ახალი ვერსიიდან, IP ბირთვებს აქვთ IP ვერსიების ახალი სქემა.
თუ IP ძირითადი ვერსია არ არის ჩამოთვლილი, გამოიყენება წინა IP ვერსიის მომხმარებლის სახელმძღვანელო.

Intel Quartus Prime ვერსია	IP Core ვერსია	მომხმარებლის სახელმძღვანელო
16.1	16.1	25G Ethernet დიზაინი მაგampმომხმარებლის სახელმძღვანელო

25G Ethernet Intel® FPGA IP გამოშვების შენიშვნები
ონლაინ ვერსია
გამოხმაურების გაგზავნა
ID: 683067
ვერსია: 2022.09.26

დოკუმენტები / რესურსები

intel 25G Ethernet Intel FPGA IP [pdf] მომხმარებლის სახელმძღვანელო 25G Ethernet Intel FPGA IP, Ethernet Intel FPGA IP, Intel FPGA IP, FPGA IP, IP

ცნობები

• მომხმარებლის სახელმძღვანელო