intel Interlaken 2nd Gen FPGA IP გამოშვების შენიშვნები
Interlaken (მე-2 თაობა) Intel® FPGA IP გამოშვების შენიშვნები
თუ გამოშვების შენიშვნა არ არის ხელმისაწვდომი კონკრეტული IP ვერსიისთვის, IP ბირთვს არ აქვს ცვლილებები ამ ვერსიაში. 18.1-მდე IP განახლების გამოშვების შესახებ ინფორმაციისთვის იხილეთ Intel Quartus Prime Design Suite განახლების გამოშვების შენიშვნები. Intel® FPGA IP ვერსიები ემთხვევა Intel Quartus® Prime Design Suite პროგრამული უზრუნველყოფის ვერსიებს v19.1-მდე. Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის 19.2 ვერსიიდან დაწყებული, Intel FPGA IP-ს აქვს ვერსიების ახალი სქემა. Intel FPGA IP ვერსიის (XYZ) ნომერი შეიძლება შეიცვალოს Intel Quartus Prime პროგრამული უზრუნველყოფის თითოეული ვერსიით. ცვლილება:
- X მიუთითებს IP-ის მთავარ გადახედვაზე. თუ განაახლებთ Intel Quartus Prime პროგრამულ უზრუნველყოფას, უნდა განაახლოთ IP.
- Y მიუთითებს, რომ IP შეიცავს ახალ ფუნქციებს. განაახლეთ თქვენი IP ამ ახალი ფუნქციების ჩასართავად.
- Z მიუთითებს, რომ IP შეიცავს მცირე ცვლილებებს. განაახლეთ თქვენი IP, რომ შეიტანოთ ეს ცვლილებები.
- Intel Quartus Prime Design Suite განახლების გამოშვების შენიშვნები
- Interlaken (მე-2 თაობა) Intel FPGA IP მომხმარებლის სახელმძღვანელო
- შეცდომა ინტერლაკენისთვის (მე-2 თაობა) Intel FPGA IP ცოდნის ბაზაში
- Interlaken (მე-2 თაობა) Intel Stratix 10 FPGA IP Design Exampმომხმარებლის სახელმძღვანელო
- Interlaken (მე-2 თაობა) Intel Agilex FPGA IP Design Exampმომხმარებლის სახელმძღვანელო
- Intel FPGA IP ბირთვების შესავალი
Interlaken (მე-2 თაობა) Intel FPGA IP v20.0.0
ცხრილი 1. v20.0.0 2020.10.05
| Intel Quartus Prime ვერსია | აღწერა | ზემოქმედება |
|
20.3 |
დამატებულია მხარდაჭერა 25.78125 Gbps მონაცემთა სიჩქარისთვის. | — |
| შეცვლილია მონაცემთა სიჩქარის მხარდაჭერა 25.3 გბიტი/წმ-დან 25.28 გბ/წმ-მდე და 25.8 გბ/წმ-მდე 25.78125 გბ/წმ-მდე. |
— |
ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე.
სხვა სახელები და ბრენდები შეიძლება მოითხოვონ, როგორც სხვების საკუთრება.
Interlaken (მე-2 თაობა) Intel FPGA IP v19.3.0
ცხრილი 2. v19.3.0 2020.06.22
| Intel Quartus Prime ვერსია | აღწერა | ზემოქმედება |
|
19.3.0 |
IP ახლა მხარს უჭერს Interlaken Look-aside ფუნქციას. | — |
| დამატებულია ახალი ჩართეთ Interlaken Look-aside რეჟიმი პარამეტრი IP პარამეტრის რედაქტორში. | შეგიძლიათ IP-ის კონფიგურაცია Interlaken Look-aside რეჟიმში. | |
| გადაცემის რეჟიმის შერჩევა პარამეტრი ამოღებულია Intel Quartus Prime პროგრამული უზრუნველყოფის მიმდინარე ვერსიიდან. |
— |
|
| დამატებულია 12.5 გბიტი/წმ მონაცემთა სიჩქარის მხარდაჭერა 10 ზოლის რაოდენობისთვის H- ფილა და E-ფილა (NRZ რეჟიმი) IP ბირთვის ვარიაციები. |
— |
|
| ამოღებულია შემდეგი სიგნალები IP-დან:
• rx_pma_data • tx_pma_data • ეს_მშიერი • ეს_მშიერი |
— |
|
| დამატებულია შემდეგი ახალი სიგნალები:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit |
— |
|
| ამოღებულია შემდეგი ორი ოფსეტური რეესტრის რუქიდან:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
— |
|
| დიზაინის ტექნიკის ტესტირება მაგample ახლა ხელმისაწვდომია Intel Agilex™ მოწყობილობებისთვის. | თქვენ შეგიძლიათ შეამოწმოთ დიზაინი ყოფილიampIntel Agilex F-სერიის გადამცემი-SoC განვითარების ნაკრები. | |
| თქვენ შეგიძლიათ შეცვალოთ მონაცემთა სიხშირე და გადამცემის მითითების საათის სიხშირე ოდნავ განსხვავებულ მნიშვნელობებზე თქვენი Interlaken (მეორე თაობის) IP ინსტანციისთვის, რომელიც მიზნად ისახავს Intel Stratix® 2 H-tile ან E-tile მოწყობილობას. იხილეთ ეს KDB ინფორმაციისთვის, თუ როგორ უნდა შეცვალოთ მონაცემთა სიხშირე. |
თქვენ შეგიძლიათ დააკონფიგურიროთ მონაცემთა სიხშირე ფილებიდან გამომდინარე. |
Interlaken (მე-2 თაობა) Intel FPGA IP v19.2.1
ცხრილი 3. v19.2.1 2019.09.27
| Intel Quartus Prime ვერსია | აღწერა | ზემოქმედება |
|
19.3 |
საჯარო გამოშვება Intel Agilex მოწყობილობებისთვის E-Tile გადამცემებით. | — |
| ეწოდა Interlaken (მე-2 თაობა) Intel Stratix 10 FPGA IP-ს Interlaken (მე-2 თაობა) Intel FPGA IP |
— |
Interlaken (მე-2 თაობა) Intel Stratix 10 FPGA IP v18.1 განახლება 1
ცხრილი 4. ვერსია 18.1 განახლება 1 2019.03.15
| აღწერა | ზემოქმედება |
| დამატებულია მრავალ სეგმენტური რეჟიმის მხარდაჭერა. | — |
| დამატებულია სეგმენტების რაოდენობა პარამეტრი. | — |
| • დამატებულია ზოლის და მონაცემთა სიჩქარის კომბინაციების მხარდაჭერა შემდეგნაირად:
— Intel Stratix 10 L-კრამიტის მოწყობილობებისთვის: • 4 ზოლი 12.5/25.3/25.8 გბ/წმ ზოლის სიჩქარით • 8 ზოლი 12.5 გბიტი/წმ ზოლის სიჩქარით — Intel Stratix 10 H-tile მოწყობილობებისთვის: • 4 ზოლი 12.5/25.3/25.8 გბ/წმ ზოლის სიჩქარით • 8 ზოლი 12.5/25.3/25.8 გბ/წმ ზოლის სიჩქარით • 10 ზოლი 25.3/25.8 გბ/წმ სიჩქარით — Intel Stratix 10 E-tile (NRZ) მოწყობილობებისთვის: • 4 ზოლი 6.25/12.5/25.3/25.8 გბ/წმ ზოლის სიჩქარით • 8 ზოლი 12.5/25.3/25.8 გბ/წმ ზოლის სიჩქარით • 10 ზოლი 25.3/25.8 გბ/წმ სიჩქარით • 12 ზოლი 10.3125 გბიტი/წმ სიჩქარით |
— |
| • დაემატა შემდეგი ახალი გადაცემის მომხმარებლის ინტერფეისის სიგნალები:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
— |
| • დამატებულია შემდეგი ახალი მიმღების მომხმარებლის ინტერფეისის სიგნალები:
— irx_eob1 — irx_eopbits1 — irx_chan1 - irx_err1 - irx_err |
— |
Interlaken (მე-2 თაობა) Intel Stratix 10 FPGA IP v18.1
ცხრილი 5. ვერსია 18.1 2018.09.10
| აღწერა | ზემოქმედება | შენიშვნები |
| გადაერქვა დოკუმენტის ფილა როგორც Interlaken (მე-2 თაობა) Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო |
— |
— |
| დამატებულია VHDL სიმულაციური მოდელი და ტესტირების მხარდაჭერა Interlaken (მე-2 თაობის) IP ბირთვისთვის. |
— |
— |
| დაამატა შემდეგი ახალი რეგისტრები IP ბირთვს: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ STATE |
— | ეს რეგისტრები ხელმისაწვდომია მხოლოდ Intel Stratix 10 E-Tile მოწყობილობის ვარიაციებში. |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ STATE |
Interlaken (მე-2 თაობა) Intel FPGA IP v18.0.1
ცხრილი 6. ვერსია 18.0.1 ივლისი 2018 წ
| აღწერა | ზემოქმედება | შენიშვნები |
| დამატებულია მხარდაჭერა Intel Stratix 10 მოწყობილობებისთვის E-Tile გადამცემებით. |
— |
— |
| დამატებულია 53.125 გბიტი/წმ მონაცემთა სიჩქარის მხარდაჭერა Intel Stratix 10 E-Tile მოწყობილობებისთვის PAM4 რეჟიმში. |
— |
— |
| დამატებულია საათის სიგნალი mac_clkin Intel Stratix 10 E-Tile მოწყობილობებისთვის PAM4 რეჟიმში |
— |
— |
Interlaken (მე-2 თაობა) Intel FPGA IP v18.0
ცხრილი 7. ვერსია 18.0 მაისი 2018 წ
| აღწერა | ზემოქმედება | შენიშვნები |
| დაარქვეს Interlaken IP core (მე-2 თაობა) Interlaken (მე-2 თაობა) Intel FPGA IP Intel-ის რებრენდინგის მიხედვით. |
— |
— |
| დამატებულია 25.8 გბიტი/წმ მონაცემთა სიჩქარის მხარდაჭერა 6 და 12 ზოლების რაოდენობაზე. |
— |
— |
| დამატებულია Cadence Xcelium* პარალელური სიმულატორის მხარდაჭერა. |
— |
— |
Interlaken IP Core (მე-2 თაობა) v17.1
ცხრილი 8. ვერსია 17.1 ნოემბერი 2017 წ
| აღწერა | ზემოქმედება | შენიშვნები |
| საწყისი გამოშვება Intel FPGA IP ბიბლიოთეკაში. | — | — |
დაკავშირებული ინფორმაცია
Interlaken IP Core (მე-2 თაობის) მომხმარებლის სახელმძღვანელო
Interlaken (მე-2 თაობა) Intel FPGA IP მომხმარებლის სახელმძღვანელო არქივები
| Quartus ვერსია | IP Core ვერსია | მომხმარებლის სახელმძღვანელო |
| 20.2 | 19.3.0 | Interlaken (მე-2 თაობა) FPGA IP მომხმარებლის სახელმძღვანელო |
| 19.3 | 19.2.1 | Interlaken (მე-2 თაობა) FPGA IP მომხმარებლის სახელმძღვანელო |
| 19.2 | 19.2 | Interlaken (მე-2 თაობა) FPGA IP მომხმარებლის სახელმძღვანელო |
| 18.1.1 | 18.1.1 | Interlaken (მე-2 თაობა) Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო |
| 18.1 | 18.1 | Interlaken (მე-2 თაობა) Intel Stratix 10 FPGA IP მომხმარებლის სახელმძღვანელო |
| 18.0.1 | 18.0.1 | Interlaken (მე-2 თაობა) FPGA IP მომხმარებლის სახელმძღვანელო |
| 18.0 | 18.0 | Interlaken (მე-2 თაობა) Intel FPGA IP მომხმარებლის სახელმძღვანელო |
| 17.1 | 17.1 | Interlaken IP Core (მე-2 თაობის) მომხმარებლის სახელმძღვანელო |
IP ვერსიები იგივეა, რაც Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის ვერსიები v19.1-მდე. Intel Quartus Prime Design Suite პროგრამული უზრუნველყოფის 19.2 ან უფრო ახალი ვერსიიდან, IP ბირთვებს აქვთ IP ვერსიების ახალი სქემა. თუ IP ძირითადი ვერსია არ არის ჩამოთვლილი, გამოიყენება წინა IP ვერსიის მომხმარებლის სახელმძღვანელო.
დოკუმენტები / რესურსები
 |
intel Interlaken 2nd Gen FPGA IP გამოშვების შენიშვნები [pdf] ინსტრუქციები Interlaken 2nd Gen FPGA IP გამოშვების ნოტები, Interlaken 2nd Gen, FPGA IP გამოშვების შენიშვნები |
