Intel OCT FPGA IP

OCT Intel FPGA IP საშუალებას გაძლევთ დინამიურად დაკალიბროთ I/O გარე რეზისტორის მითითებით. OCT IP აუმჯობესებს სიგნალის მთლიანობას, ამცირებს დაფის ადგილს და აუცილებელია გარე მოწყობილობებთან კომუნიკაციისთვის, როგორიცაა მეხსიერების ინტერფეისები. OCT IP ხელმისაწვდომია Intel Stratix® 10, Intel Arria® 10 და Intel Cyclone® 10 GX მოწყობილობებისთვის. თუ თქვენ ახდენთ დიზაინების მიგრაციას Stratix V, Arria V და Cyclone V მოწყობილობებიდან, თქვენ უნდა გადაიტანოთ IP. დამატებითი ინფორმაციისთვის იხილეთ დაკავშირებული ინფორმაცია.

დაკავშირებული ინფორმაცია

• თქვენი ALTOCT IP-ის მიგრაცია OCT Intel FPGA IP-ში მე-13 გვერდზე
  • გთავაზობთ ნაბიჯებს თქვენი ALTOCT IP ბირთვის OCT IP ბირთვზე გადასატანად.
• დინამიური კალიბრირებული ჩიპზე შეწყვეტის (ALTOCT) IP Core მომხმარებლის სახელმძღვანელო
  • გვაწვდის ინფორმაციას ALTOCT IP ბირთვის შესახებ.
• Intel FPGA IP ბირთვების შესავალი
  • გთავაზობთ ზოგად ინფორმაციას Intel FPGA IP ბირთვების შესახებ, IP ბირთვების პარამეტრიზაციის, გენერირების, განახლებისა და სიმულაციის ჩათვლით.
• ვერსიიდან დამოუკიდებელი IP და პლატფორმის დიზაინერის სიმულაციური სკრიპტების შექმნა
  • შექმენით სიმულაციური სკრიპტები, რომლებიც არ საჭიროებს ხელით განახლებებს პროგრამული უზრუნველყოფის ან IP ვერსიის განახლებისთვის.
• პროექტის მართვის საუკეთესო პრაქტიკა
  • გაიდლაინები თქვენი პროექტის და IP-ის ეფექტური მართვისა და პორტაბელურობისთვის files.
• OCT Intel FPGA IP მომხმარებლის სახელმძღვანელო არქივები მე-13 გვერდზე
  • გთავაზობთ მომხმარებლის სახელმძღვანელოების ჩამონათვალს OCTIntel FPGA IP-ის წინა ვერსიებისთვის.

OCT Intel FPGA IP მახასიათებლები

OCT IP მხარს უჭერს შემდეგ ფუნქციებს

• ჩიპზე 12-მდე ტერმინალების (OCT) ბლოკის მხარდაჭერა
• ჩიპზე დაკალიბრებული სერიის შეწყვეტის (RS) და ჩიპზე დაკალიბრებული პარალელური შეწყვეტის (RT) მხარდაჭერა ყველა I/O პინზე
• კალიბრირებული ტერმინალის მნიშვნელობები 25 Ω და 50 Ω
• OCT კალიბრაციის მხარდაჭერა ჩართვისა და მომხმარებლის რეჟიმში

OCT Intel FPGA IP დასრულდაview

OCT IP ზედა დონის დიაგრამა

ეს ფიგურა გვიჩვენებს OCT IP-ის ზედა დონის დიაგრამას.

OCT IP კომპონენტები

კომპონენტი	აღწერა
RZQ პინი	ორმაგი დანიშნულების პინი. OCT-თან გამოყენებისას, პინი უერთდება გარე საცნობარო რეზისტორს, რათა გამოთვალოს კალიბრაციის კოდები საჭირო წინაღობის განსახორციელებლად.
OCT ბლოკი	ქმნის და აგზავნის კალიბრაციის კოდის სიტყვებს I/O ბუფერულ ბლოკებში.
OCT ლოგიკა	იღებს კალიბრაციის კოდის სიტყვებს სერიულად OCT ბლოკიდან და აგზავნის კალიბრაციის კოდის სიტყვებს ბუფერების პარალელურად.

RZQ პინი

თითოეულ OCT ბლოკს აქვს ერთი RZQ პინი.

• RZQ ქინძისთავები არის ორმაგი დანიშნულების ქინძისთავები. თუ ქინძისთავები არ არის დაკავშირებული OCT ბლოკთან, შეგიძლიათ გამოიყენოთ ქინძისთავები, როგორც ჩვეულებრივი I/O პინები.
• კალიბრირებული ქინძისთავები უნდა ჰქონდეს იგივე VCCIO voltage როგორც OCT ბლოკი და RZQ პინი. კალიბრირებულ ქინძისთავებს, რომლებიც დაკავშირებულია იმავე OCT ბლოკთან, უნდა ჰქონდეს იგივე სერიები და პარალელური დასრულების მნიშვნელობები.
• თქვენ შეგიძლიათ გამოიყენოთ მდებარეობის შეზღუდვები RZQ ქინძისთავებზე OCT ბლოკის განლაგების დასადგენად, რადგან RZQ პინი შეიძლება მხოლოდ მის შესაბამის OCT ბლოკთან იყოს დაკავშირებული.

OCT ბლოკი

OCT ბლოკი არის კომპონენტი, რომელიც ქმნის კალიბრაციის კოდებს I/O-ების შესაწყვეტად. კალიბრაციის დროს, OCT ემთხვევა წინაღობას, რომელიც ჩანს გარე რეზისტორიზე rzqin პორტის მეშვეობით. შემდეგ, OCT ბლოკი წარმოქმნის ორ 16-ბიტიან კალიბრაციის კოდურ სიტყვას - ერთი სიტყვა კალიბრებს სერიის შეწყვეტას და მეორე სიტყვა კალიბრებს პარალელურ შეწყვეტას. გამოყოფილი ავტობუსი სიტყვებს სერიულად აგზავნის OCT ლოგიკაში.

OCT ლოგიკა

OCT ბლოკი აგზავნის კალიბრაციის კოდის სიტყვებს სერიულად OCT ლოგიკაში ser_data პორტების მეშვეობით. Enser სიგნალი, როდესაც ამოქმედდება, განსაზღვრავს, თუ რომელი OCT ბლოკიდან უნდა წაიკითხოს კალიბრაციის კოდის სიტყვები. კალიბრაციის კოდის სიტყვები შემდეგ ბუფერდება სერიულ-პარალელური ცვლის ლოგიკაში. ამის შემდეგ, s2pload სიგნალი ავტომატურად ამტკიცებს კალიბრაციის კოდის სიტყვების გაგზავნას I/O ბუფერების პარალელურად. კალიბრაციის კოდის სიტყვები ააქტიურებს ან გამორთავს ტრანზისტორებს I/O ბლოკში, რომლებიც მიბაძავს სერიას ან პარალელურ წინააღმდეგობას წინაღობის შესატყვისად.

OCT Logic-ის ინტერიერები

OCT Intel FPGA IP ფუნქციური აღწერა

DDR მეხსიერების სპეციფიკაციების დასაკმაყოფილებლად, Intel Stratix 10, Intel Arria 10 და Intel Cyclone 10 GX მოწყობილობები მხარს უჭერენ ჩიპზე სერიის შეწყვეტას (RS OCT) და ჩიპზე პარალელური შეწყვეტას (RT OCT) ერთჯერადი I/O სტანდარტებისთვის. OCT შეიძლება იყოს მხარდაჭერილი ნებისმიერ I/O ბანკზე. VCCIO უნდა იყოს თავსებადი ყველა I/O-სთვის მოცემულ ბანკში. Intel Stratix 10, Intel Arria 10, ან Intel Cyclone 10 GX მოწყობილობაში არის ერთი OCT ბლოკი თითოეულ I/O ბანკში. თითოეული OCT ბლოკი მოითხოვს ასოციაციას გარე 240 Ω საცნობარო რეზისტორთან RZQ პინის მეშვეობით.

RZQ პინი იზიარებს იგივე VCCIO მიწოდებას I/O ბანკთან, სადაც მდებარეობს პინი. RZQ პინი არის ორმაგი ფუნქციის I/O პინი, რომელიც შეგიძლიათ გამოიყენოთ როგორც ჩვეულებრივი I/O, თუ არ იყენებთ OCT კალიბრაციას. როდესაც იყენებთ RZQ პინს OCT კალიბრაციისთვის, RZQ პინი აკავშირებს OCT ბლოკს მიწასთან გარე 240 Ω რეზისტორის მეშვეობით. შემდეგი ფიგურები გვიჩვენებს, თუ როგორ არის დაკავშირებული OCT-ები ერთ I/O სვეტში (დაისის ჯაჭვში). OCT-ს შეუძლია ნებისმიერი ბანკის კუთვნილი I/O დაკალიბრება, იმ პირობით, რომ ბანკი იმავე სვეტშია და აკმაყოფილებს ტომსtagე მოთხოვნები. იმის გამო, რომ არ არსებობს კავშირები სვეტებს შორის, OCT შეიძლება გაზიარებული იყოს მხოლოდ იმ შემთხვევაში, თუ პინები ეკუთვნის OCT-ის იმავე I/O სვეტს.

OCT ბანკ-ბანკთან კავშირები

I/O სვეტები Intel Quartus® Prime Pin Planner-ში

ეს ფიგურა არის ყოფილიampლე. განლაგება განსხვავდება სხვადასხვა Intel Stratix 10, Intel Arria 10, ან Intel Cyclone 10 GX მოწყობილობებს შორის.

ჩართვის რეჟიმის ინტერფეისები

OCT IP-ს ჩართვის რეჟიმში აქვს ორი ძირითადი ინტერფეისი

• ერთი შეყვანის ინტერფეისი, რომელიც აკავშირებს FPGA RZQ ბალიშს OCT ბლოკთან
• გამოდის ორი 16-ბიტიანი სიტყვა, რომელიც უკავშირდება I/O ბუფერებს

OCT ინტერფეისები

მომხმარებლის რეჟიმი OCT

მომხმარებლის რეჟიმი OCT მუშაობს ისევე, როგორც ჩართვის OCT რეჟიმი, მომხმარებლის კონტროლირებადობის დამატებით.

FSM სიგნალები

ეს ფიგურა გვიჩვენებს სასრული მდგომარეობის მანქანას (FSM) ბირთვში, რომელიც აკონტროლებს მომხმარებლის გამოყოფილ სიგნალებს OCT ბლოკზე. FSM უზრუნველყოფს, რომ OCT ბლოკი დაკალიბრებს ან აგზავნის საკონტროლო კოდის სიტყვებს თქვენი მოთხოვნის შესაბამისად.

Fitter არ იძლევა დასკვნას მომხმარებლის რეჟიმის OCT. თუ გსურთ, რომ თქვენმა OCT ბლოკმა გამოიყენოს მომხმარებლის რეჟიმის OCT ფუნქცია, თქვენ უნდა შექმნათ OCT IP. თუმცა, ტექნიკის შეზღუდვების გამო, თქვენ შეგიძლიათ გამოიყენოთ მხოლოდ ერთი OCT IP მომხმარებლის რეჟიმში OCT თქვენს დიზაინში.

შენიშვნა: ერთ OCT IP-ს შეუძლია 12 OCT ბლოკის კონტროლი.

FSM იძლევა შემდეგ სიგნალებს

• საათი
• გადატვირთვა
• s2pload
• calibration_busy
• calibration_shift_busy
• calibration_მოთხოვნა

შენიშვნა: ეს სიგნალები ხელმისაწვდომია მხოლოდ მომხმარებლის რეჟიმში და არა ჩართვის რეჟიმში.

დაკავშირებული ინფორმაცია

OCT Intel FPGA IP სიგნალები.
გთავაზობთ მეტ ინფორმაციას FSM სიგნალების შესახებ.

Core FSM

FSM ნაკადი

FSM შტატები

სახელმწიფო	აღწერა
უსაქმური	როდესაც დააყენებთ calibration_request ვექტორს, FSM გადადის IDLE მდგომარეობიდან CAL მდგომარეობაში. შეინახეთ calibration_request ვექტორი მის მნიშვნელობაზე ორი საათის ციკლის განმავლობაში. ორი საათის ციკლის შემდეგ, FSM შეიცავს ვექტორის ასლს. თქვენ უნდა გადატვირთოთ ვექტორი, რათა თავიდან აიცილოთ კალიბრაციის პროცესის ხელახლა დაწყება.
CAL	ამ მდგომარეობის დროს, FSM ამოწმებს, რომელი ბიტებია calibration_request ვექტორში და ემსახურება მათ. შესაბამისი OCT ბლოკები იწყებს კალიბრაციის პროცესს, რომლის დასრულებას დაახლოებით 2,000 საათის ციკლი სჭირდება. კალიბრაციის დასრულების შემდეგ გამოდის calibration_busy სიგნალი.
შეამოწმეთ ნიღბის ბიტი	FSM ამოწმებს ვექტორში თითოეულ ბიტს დაყენებულია თუ არა.

სახელმწიფო	აღწერა
Shift Mask ბიტი	ეს მდგომარეობა უბრალოდ ახვევს ვექტორის ყველა ბიტს, სანამ არ მიაღწევს 1-ს.
სერია Shift	ეს მდგომარეობა სერიულად აგზავნის შეწყვეტის კოდს OCT ბლოკიდან შეწყვეტის ლოგიკაში. ტრანსფერის დასრულებას 32 ციკლი სჭირდება. ყოველი გადაცემის შემდეგ, FSM ამოწმებს ვექტორში არსებულ ნებისმიერ ბიტს და შესაბამისად ემსახურება მათ.
მოლოდინის ბიტის განახლება	მომლოდინე რეესტრი ინახავს ბიტებს, რომლებიც შეესაბამება OCT Intel FPGA IP-ის ყველა OCT ბლოკს. ეს მდგომარეობა განაახლებს მომლოდინე რეესტრს სერვისული მოთხოვნის გადატვირთვის გზით.
შესრულებულია	როდესაც calibration_shift_busy სიგნალი გაუქმებულია, შეგიძლიათ დაამტკიცოთ s2pload ავტომატურად ამტკიცებს ახალი დასრულების კოდების ბუფერებში გადასატანად. s2pload სიგნალი ამტკიცებს მინიმუმ 25 ns. ტექნიკის შეზღუდვების გამო, თქვენ არ შეგიძლიათ მოითხოვოთ სხვა კალიბრაცია, სანამ ყველა ბიტი არ შესრულდება calibration_shift_busy ვექტორი დაბალია.

OCT Intel FPGA IP დიზაინი Example

OCT IP-ს შეუძლია შექმნას დიზაინი ყოფილიample, რომელიც ემთხვევა IP-სთვის არჩეულ იმავე კონფიგურაციას. დიზაინი მაგample არის მარტივი დიზაინი, რომელიც არ ეხება რაიმე კონკრეტულ აპლიკაციას. თქვენ შეგიძლიათ გამოიყენოთ დიზაინი ყოფილიampროგორც მითითება, თუ როგორ უნდა მოხდეს IP-ის ინსტალაცია. დიზაინის გენერირებისთვის ყოფილიample files, ჩართეთ Generate Example Design ვარიანტი თაობის დიალოგურ ფანჯარაში IP გენერირების დროს.

შენიშვნა: OCT IP არ უჭერს მხარს VHDL თაობას.

• პროგრამული უზრუნველყოფა ქმნის _მაგample_design დირექტორია IP-სთან ერთად, სადაც არის თქვენი IP-ის სახელი.
• The _მაგample_design დირექტორია შეიცავს make_qii_design.tcl სკრიპტებს.
• .qsys files არის შიდა გამოყენებისთვის დიზაინის დროს, მაგampმხოლოდ თაობა. თქვენ არ შეგიძლიათ დაარედაქტიროთ files.

Intel Quartus® Prime Design Example

make_qii_design.tcl სკრიპტი წარმოქმნის სინთეზირებად დიზაინს, მაგampIntel Quartus® Prime პროექტთან ერთად, მზად არის კომპილაციისთვის. სინთეზირებადი დიზაინის გენერირება მაგampმიჰყევით ამ ნაბიჯებს.

1. IP-ის გენერირების შემდეგ დიზაინთან ერთად example files, გაუშვით შემდეგი სკრიპტი ბრძანების სტრიქონში: quartus_sh -t make_qii_design.tcl.
2. თუ გსურთ ზუსტად მიუთითოთ გამოსაყენებელი მოწყობილობა, გამოიყენეთ შემდეგი ბრძანება: quartus_sh -t make_qii_design.tcl .

სკრიპტი ქმნის qii დირექტორიას, რომელიც შეიცავს ed_synth.qpf პროექტს file. თქვენ შეგიძლიათ გახსნათ და შეადგინოთ ეს პროექტი Intel Quartus Prime პროგრამულ უზრუნველყოფაში.

OCT Intel FPGA IP ცნობები

OCT Intel FPGA IP პარამეტრის პარამეტრები

OCT IP პარამეტრები

სახელი	ღირებულება	აღწერა
OCT ბლოკების რაოდენობა	1-დან 12-მდე	განსაზღვრავს გენერირებული OCT ბლოკების რაოდენობას. ნაგულისხმევი მნიშვნელობა არის 1.
გამოიყენეთ უკან თავსებადი პორტების სახელები	On გამორთულია	შეამოწმეთ ეს ALTOCT IP-სთან თავსებადი მოძველებული უმაღლესი დონის სახელების გამოსაყენებლად. ეს პარამეტრი ნაგულისხმევად გამორთულია.
OCT რეჟიმი	ჩართეთ მომხმარებელი	განსაზღვრავს, არის თუ არა OCT მომხმარებლის მიერ კონტროლირებადი. ნაგულისხმევი მნიშვნელობა არის ჩართვა.
OCT ბლოკი x კალიბრაციის რეჟიმი	მარტოხელა ორმაგი POD	განსაზღვრავს კალიბრაციის რეჟიმს OCT-ისთვის. X შეესაბამება OCT ბლოკის რაოდენობას. ნაგულისხმევი მნიშვნელობა არის მარტოხელა.

OCT Intel FPGA IP სიგნალები

შეყვანის ინტერფეისის სიგნალები

სიგნალის სახელი	მიმართულება	აღწერა
რზქინ	შეყვანა	შეყვანის კავშირი RZQ pad-დან OCT ბლოკთან. RZQ pad უკავშირდება გარე წინააღმდეგობას. OCT ბლოკი იყენებს rzqin პორტთან დაკავშირებულ წინაღობას, როგორც მითითებას კალიბრაციის კოდის შესაქმნელად. ეს სიგნალი ხელმისაწვდომია ჩართვისა და მომხმარებლის რეჟიმებისთვის.
საათი	შეყვანა	შეყვანის საათი მომხმარებლის რეჟიმისთვის OCT. საათი უნდა იყოს 20 MHz ან ნაკლები.
გადატვირთვა	შეყვანა	შეყვანის გადატვირთვის სიგნალი. გადატვირთვა სინქრონულია.
calibration_მოთხოვნა	შეყვანა	შეყვანის ვექტორი [NUMBER_OF_OCT:0]-ისთვის. ყოველი ბიტი შეესაბამება OCT ბლოკს. როდესაც ბიტი დაყენებულია 1-ზე, შესაბამისი OCT კალიბრირებულია, შემდეგ სერიულად გადაიტანეთ კოდის სიტყვა შეწყვეტის ლოგიკურ ბლოკში. მოთხოვნა უნდა შენარჩუნდეს ორი საათის ციკლისთვის. ტექნიკის შეზღუდვის გამო, თქვენ უნდა დაელოდოთ სანამ calibration_shift_busy ვექტორი ნულის ტოლია, სანამ სხვა მოთხოვნა არ გაიცემა; წინააღმდეგ შემთხვევაში თქვენი მოთხოვნა არ განიხილება.
calibration_shift_busy	გამომავალი	გამომავალი ვექტორი [NUMBER_OF_OCT:0]-ისთვის, რომელიც მიუთითებს, თუ რომელი OCT ბლოკი მუშაობს ამჟამად კალიბრაციაზე და ტერმინაციის კოდების გადატანა შეწყვეტის ლოგიკურ ბლოკზე. როდესაც ბიტი არის 1, ეს მიუთითებს, რომ OCT ბლოკი ახდენს დაკალიბრებას და გადააქვს კოდის სიტყვა შეწყვეტის ლოგიკურ ბლოკში.
calibration_busy	გამომავალი	გამომავალი ვექტორი [NUMBER_OF_OCT:0]-ისთვის, რომელიც მიუთითებს, თუ რომელი OCT ბლოკი მუშაობს ამჟამად კალიბრაციაზე. როდესაც ბიტი არის 1, ეს მიუთითებს, რომ OCT ბლოკი კალიბრირებულია
ოქტ_ _series_termination control[15:0]	გამომავალი	16-ბიტიანი გამომავალი სიგნალი, თან 0-დან 11-მდე. ეს სიგნალი უერთდება სერიის შეწყვეტის მართვის პორტს შემავალი/გამომავალი ბუფერზე. ეს პორტი აგზავნის სერიის დასრულების კოდს, რომელიც კალიბრირებს Rs.
ოქტ_ _parallel_termination_ control[15:0]	გამომავალი	16-ბიტიანი გამომავალი სიგნალი, თან მერყეობს 0-დან 11-მდე. ეს სიგნალი უკავშირდება შეყვანის/გამომავალი ბუფერის პარალელურ შეწყვეტის საკონტროლო პორტს. ეს პორტი აგზავნის პარალელურ შეწყვეტის კოდს, რომელიც კალიბრირებს Rt.

QSF დავალებები

Intel Stratix 10, Intel Arria 10 და Intel Cyclone 10 GX მოწყობილობებს აქვთ შემდეგი შეწყვეტასთან დაკავშირებული Intel Quartus Prime პარამეტრები file (.qsf) დავალებები:

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

QSF დავალებები

QSF დავალება	დეტალები
INPUT_TERMINATION OUTPUT_TERMINATION	შეყვანის/გამოსვლის შეწყვეტის მინიჭება განსაზღვრავს შეწყვეტის მნიშვნელობას ომებში მოცემულ პინზე. Exampლე:
	set_instance_assignment -სახელი INPUT_TERMINATION -მდე set_instance_assignment -სახელი OUTPUT_TERMINATION -მდე
	სერიების/პარალელური დასრულების პორტების გასააქტიურებლად, ჩართეთ ეს დავალებები, რომლებიც აკონკრეტებენ ქინძისთავების სერიის და პარალელური დასრულების მნიშვნელობებს. დარწმუნდით, რომ დააკავშირეთ სერიის შეწყვეტის კონტროლი და პარალელური შეწყვეტის მართვის პორტები OCT Intel FPGA IP-დან GPIO Intel FPGA IP-სთან. Exampლე:
	set_instance_assignment -სახელი INPUT_TERMINATION „PARALLEL OHM WITH CALIBRATION” -მდე set_instance_assignment -სახელი OUTPUT_TERMINATION “SERIES OHM WITH CALIBRATION” -მდე
TERMINATION_CONTROL_BL OCK	ხელმძღვანელობს ფიტერს, რათა დაამყაროს სათანადო კავშირი სასურველი OCT ბლოკიდან მითითებულ პინებთან. ეს მინიჭება სასარგებლოა, როდესაც I/O ბუფერები აშკარად არ არის დაყენებული და თქვენ უნდა დააკავშიროთ ქინძისთავები კონკრეტულ OCT ბლოკთან. Exampლე:
	set_instance_assignment -სახელი TERMINATION_CONTROL_BLOCK -მდე
RZQ_GROUP	ეს დავალება მხარდაჭერილია მხოლოდ Intel Stratix 10, Intel Arria 10 და Intel Cyclone 10 GX მოწყობილობებში. ეს დავალება ქმნის OCT IP-ს RTL-ის შეცვლის გარეშე. Fitter ეძებს rzq pin სახელს netlist-ში. თუ პინი არ არსებობს, Fitter ქმნის პინის სახელს OCT IP-სთან და მის შესაბამის კავშირებთან ერთად. ეს საშუალებას გაძლევთ შექმნათ ქინძისთავების ჯგუფი, რომელიც დაკალიბრდება არსებული ან არარსებული OCT-ით და ფიტერი უზრუნველყოფს დიზაინის კანონიერებას. Exampლე:
	set_instance_assignment -სახელი RZQ_GROUP -მდე

შეწყვეტა შეიძლება არსებობდეს შეყვანის და გამომავალი ბუფერებზე და ზოგჯერ ერთდროულად. PIN ჯგუფების OCT ბლოკთან დაკავშირების ორი მეთოდი არსებობს:

• გამოიყენეთ .qsf დავალება, რათა მიუთითოთ რომელი პინი (ავტობუსი) რომელ OCT ბლოკთან არის დაკავშირებული. შეგიძლიათ გამოიყენოთ TERMINATION_CONTROL_BLOCK ან RZQ_GROUP დავალება. პირველი დავალება აკავშირებს პინს RTL-ში დაყენებულ OCT-თან, ხოლო მეორე ასოცირდება პინთან ახლად შექმნილ OCT-თან RTL-ის შეცვლის გარეშე.
• შექმენით I/O ბუფერული პრიმიტივები ზედა დონეზე და დააკავშირეთ ისინი შესაბამის OCT ბლოკებთან.

შენიშვნა: ყველა I/O ბანკს ერთი და იგივე VCCIO შეუძლია გაიზიაროს ერთი OCT ბლოკი მაშინაც კი, თუ ამ კონკრეტულ I/O ბანკს აქვს საკუთარი OCT ბლოკი. თქვენ შეგიძლიათ დააკავშიროთ ნებისმიერი რაოდენობის I/O ქინძისთავები, რომლებიც მხარს უჭერენ კალიბრირებულ შეწყვეტას OCT ბლოკს. დარწმუნდით, რომ თქვენ აკავშირებთ I/O-ებს თავსებადი კონფიგურაციით OCT ბლოკთან. თქვენ ასევე უნდა დარწმუნდეთ, რომ OCT ბლოკს და მის შესაბამის I/O-ებს აქვთ იგივე VCCIO და სერიების ან პარალელური დასრულების მნიშვნელობები. ამ პარამეტრებით, Fitter ათავსებს I/Os და OCT ბლოკს იმავე სვეტში. Intel Quartus Prime პროგრამული უზრუნველყოფა წარმოქმნის გამაფრთხილებელ შეტყობინებებს, თუ ბლოკთან არ არის დაკავშირებული პინი.

IP მიგრაციის ნაკადი Arria V, Cyclone V და Stratix V მოწყობილობებისთვის

IP მიგრაციის ნაკადი საშუალებას გაძლევთ გადაიტანოთ Arria V, Cyclone V და Stratix V მოწყობილობების ALTOCT IP IP Intel Stratix 10, Intel Arria 10 ან Intel Cyclone 10 GX მოწყობილობების OCT Intel FPGA IP-ზე. IP მიგრაციის ნაკადი აკონფიგურირებს OCT IP-ს, რათა შეესაბამებოდეს ALTOCT IP-ის პარამეტრებს, რაც საშუალებას გაძლევთ განაახლოთ IP.

შენიშვნა: ეს IP მხარს უჭერს IP მიგრაციის ნაკადს მხოლოდ OCT კალიბრაციის რეჟიმში. თუ იყენებთ ორმაგ ან POD კალიბრაციის რეჟიმს, არ გჭირდებათ IP-ის მიგრაცია.

თქვენი ALTOCT IP-ის მიგრაცია OCT Intel FPGA IP-ზე

თქვენი ALTOCT IP-ის OCT IP-ზე გადასატანად, მიჰყევით ამ ნაბიჯებს

1. გახსენით თქვენი ALTOCT IP IP კატალოგში.
2. ამჟამად არჩეული მოწყობილობების ოჯახში აირჩიეთ Stratix 10, Arria 10 ან Cyclone 10 GX.
3. დააწკაპუნეთ Finish გასახსნელად OCT IP პარამეტრების რედაქტორში. პარამეტრის რედაქტორი აკონფიგურირებს OCT IP პარამეტრებს ALTOCT IP პარამეტრების მსგავსი.
4. თუ ამ ორს შორის არის რაიმე შეუთავსებელი პარამეტრი, აირჩიეთ ახალი მხარდაჭერილი პარამეტრები.
5. დააწკაპუნეთ Finish IP-ის რეგენერაციისთვის.
6. შეცვალეთ თქვენი ALTOCT IP ინსტანცია RTL-ში OCT IP-ით.

შენიშვნა: OCT IP პორტების სახელები შეიძლება არ ემთხვეოდეს ALTOCT IP პორტის სახელებს. ამიტომ, ინსტანციაში IP სახელის უბრალოდ შეცვლა საკმარისი არ არის.

OCT Intel FPGA IP მომხმარებლის სახელმძღვანელო არქივები

თუ IP ძირითადი ვერსია არ არის ჩამოთვლილი, გამოიყენება წინა IP ვერსიის მომხმარებლის სახელმძღვანელო.

IP Core ვერსია	მომხმარებლის სახელმძღვანელო
17.1	Intel FPGA OCT IP Core მომხმარებლის სახელმძღვანელო

დოკუმენტის რევიზიის ისტორია OCT Intel FPGA IP მომხმარებლის სახელმძღვანელო

დოკუმენტის ვერსია	Intel Quartus Prime ვერსია	IP ვერსია	ცვლილებები
2019.07.03	19.2	19.1	დამატებულია მხარდაჭერა Intel Stratix 10 მოწყობილობებისთვის. განახლებულია შემდეგი IP სახელები: "Intel FPGA OCT" to "OCT Intel FPGA IP"  "Intel FPGA GPIO" to "GPIO Intel FPGA IP" განახლებულია s2pload სიგნალი: ამოღებულია s2pload მომხმარებლის ხელმისაწვდომი სიგნალებიდან. განახლებულია აღწერილობები s2pload სიგნალის ქცევასთან დაკავშირებით.

 

თარიღი	ვერსია	ცვლილებები
2017 წლის ნოემბერი	2017.11.06	დამატებულია მხარდაჭერა Intel Cyclone 10 GX მოწყობილობებისთვის. დაარქვეს Altera OCT IP ბირთვი Intel FPGA OCT IP ბირთვად. დაერქვა Qsys პლატფორმის დიზაინერად. განახლებული ტექსტი Intel-ის დამატებითი რებრენდინგისთვის.
2017 წლის მაისი	2017.05.08	რებრენდირებულია როგორც Intel.
2015 წლის დეკემბერი	2015.12.07	შეიცვალა "მეგა ფუნქციის" შემთხვევები "IP core". შეიცვალა შემთხვევები კვარტუსი II რომ Quartus Prime. სხვადასხვა რედაქტირება შინაარსისა და ბმულების სტილისა და სიცხადის გასაუმჯობესებლად.
აგვისტო, 2014 წელი	2014.08.18	დამატებულია ინფორმაცია მომხმარებლის რეჟიმში OCT კალიბრაციის შესახებ. განახლებულია IP ძირითადი სიგნალები და პარამეტრები: core_rzqin_export შეიცვალა rzqin-ზე core_series_termination_control_export შეიცვალა ოქტ_ _series_termination control[15:0] core_parallel_termination_control_export შეიცვალა ოქტომბრამდე _parallel_termination_control[15:0]
2013 წლის ნოემბერი	2013.11.29	თავდაპირველი გამოშვება.

ID: 683708
ვერსია: 2019.07.03

დოკუმენტები / რესურსები

Intel OCT FPGA IP [pdf] მომხმარებლის სახელმძღვანელო OCT FPGA IP, OCT, FPGA IP

ცნობები

• მომხმარებლის სახელმძღვანელო