მიკროჩიპი Synopsys Synplify Pro ME

სპეციფიკაციები

• პროდუქტის დასახელება: Synopsys Synplify
• პროდუქტის ტიპი: Logic Synthesis Tool
• მხარდაჭერილი მოწყობილობები: FPGA და CPLD
• მხარდაჭერილი ენები: Verilog და VHDL
• დამატებითი ფუნქციები: FSM Explorer, FSM viewეჰ, დაარეგისტრირე ხელახალი დრო, დახურული საათის კონვერტაცია

პროდუქტის გამოყენების ინსტრუქცია

დასრულდაview
Synopsys Synplify არის ლოგიკური სინთეზის ინსტრუმენტი, რომელიც შექმნილია FPGA და CPLD მოწყობილობებისთვის. ის იღებს მაღალი დონის შეყვანა Verilog და VHDL ენებზე და გარდაქმნის დიზაინებს მცირე და მაღალი ხარისხის ქსელებში

დიზაინის შეყვანა
დაწერეთ თქვენი დიზაინი Verilog ან VHDL-ში ინდუსტრიის სტანდარტული სინტაქსის გამოყენებით.

სინთეზის პროცესი
გამოიყენეთ Synplify ან Synplify Pro თქვენს დიზაინზე სინთეზის პროცესის გასაშვებად. ინსტრუმენტი მოახდენს დიზაინის ოპტიმიზაციას სამიზნე FPGA ან CPLD მოწყობილობისთვის.

გამომავალი გადამოწმება
სინთეზის შემდეგ, ინსტრუმენტი წარმოქმნის VHDL და Verilog ქსელებს.
თქვენ შეგიძლიათ ამ ქსელების სიმულაცია მოაწყოთ თქვენი დიზაინის ფუნქციონირების შესამოწმებლად.

FAQ

რას აკეთებს Synplify?
Synplify და Synplify Pro არის ლოგიკური სინთეზის ხელსაწყოები FPGA და CPLD მოწყობილობებისთვის. Synplify Pro გთავაზობთ მოწინავე ფუნქციებს რთული FPGA-ების მართვისა და ოპტიმიზაციისთვის.

შესავალი Synopsys Synplify-ში (დასვით შეკითხვა)

ეს დოკუმენტი იძლევა პასუხებს ხშირად დასმულ კითხვებზე (FAQ) Synopsys® Synplify® ინსტრუმენტთან და მის ინტეგრაციასთან Microchip-ის Libero® SoC Design Suite-თან. ეს დოკუმენტი მოიცავს ისეთ თემებს, როგორიცაა ლიცენზირება, შეცდომის შეტყობინებები და სინთეზის ოპტიმიზაცია. ეს დოკუმენტი მიზნად ისახავს მომხმარებლებს დაეხმაროს ეფექტურად გამოიყენონ Synplify FPGA დიზაინისთვის. იგი განმარტავს მხარდაჭერილ HDL ენებს, ლიცენზირების მოთხოვნებს და როგორ უნდა მოგვარდეს საერთო პრობლემები. გარდა ამისა, დოკუმენტი მიმართავს კონკრეტულ შეკითხვებს RAM-ის დასკვნის, ატრიბუტების, დირექტივების და ტექნიკის შესახებ, რათა გააუმჯობესოს დიზაინის არეალი და შედეგების ხარისხი.

• რას აკეთებს Synplify? (დასვით შეკითხვა)
  Synplify და Synplify Pro პროდუქტები არის ლოგიკური სინთეზის ხელსაწყოები Field Programmable Gate Array (FPGA) და Complex Programmable Logic Device (CPLD). Synplify Pro ინსტრუმენტი არის Synplify ინსტრუმენტის გაფართოებული ვერსია, მრავალი დამატებითი ფუნქციით რთული FPGA-ების მართვისა და ოპტიმიზაციისთვის. ზოგიერთი დამატებითი ფუნქცია ხელმისაწვდომია Synplify Pro-ში არის სასრული მდგომარეობის მანქანა (FSM) Explorer, FSM viewეჰ, დაარეგისტრირეთ განმეორებითი დრო და დახურული საათის კონვერტაცია.
  ეს ხელსაწყოები იღებენ მაღალი დონის შეყვანას, დაწერილი ინდუსტრიის სტანდარტული ტექნიკის აღწერის ენებზე (Verilog და VHDL) და იყენებენ Synplicity Behavior Extracting Synthesis Technology (BEST) ალგორითმებს. ისინი გარდაქმნიან დიზაინებს მცირე და მაღალი ხარისხის დიზაინის ქსელებში პოპულარული ტექნოლოგიების გამყიდველებისთვის. ხელსაწყოები წერენ VHDL და Verilog ქსელებს სინთეზის შემდეგ, რომელთა სიმულაცია შესაძლებელია ფუნქციონირების შესამოწმებლად.
• რომელ HDL ენას უჭერს მხარს Synplify? (დასვით შეკითხვა)
  Verilog 95, Verilog 2001, System Verilog IEEE® (P1800) სტანდარტი, VHDL 2008 და VHDL 93 მხარდაჭერილია Synplify-ში. სხვადასხვა ენის კონსტრუქციების შესახებ ინფორმაციისთვის იხილეთ Synplify Pro for Microchip ენის მხარდაჭერის საცნობარო სახელმძღვანელო.
• მიიღებს თუ არა Synplify მიკროჩიპის მაკროების ხელით ინსტანციებს? (დასვით შეკითხვა)
  დიახ, Synplify შეიცავს ჩაშენებულ მაკრო ბიბლიოთეკებს Microchip-ის ყველა მყარი მაკროსთვის, მათ შორის ლოგიკური კარიბჭეებისთვის, მრიცხველებისთვის, ფლიპ-ფლოპებისა და I/O-ებისთვის. თქვენ შეგიძლიათ ხელით მოაწყოთ ეს მაკროები თქვენს Verilog და VHDL დიზაინებში და Synplify გადასცემს მათ გამომავალ ქსელში.
• როგორ მუშაობს Synplify Microchip ინსტრუმენტებთან? (დასვით შეკითხვა)
  Synopsys Synplify Pro® Microchip Edition (ME) სინთეზის ხელსაწყო ინტეგრირებულია Libero-ში, რაც საშუალებას გაძლევთ მიზანმიმართოთ და სრულად ოპტიმიზაცია მოახდინოთ HDL დიზაინის ნებისმიერი მიკროჩიპის მოწყობილობისთვის. როგორც ყველა სხვა Libero ინსტრუმენტს, შეგიძლიათ გაუშვათ Synplify Pro ME პირდაპირ Libero Project Manager-იდან.
  Synplify Pro ME არის სტანდარტული შეთავაზება Libero გამოცემებში. Synplify Pro ME ამოქმედდება Libero tool pro-ში შესრულებადი სპეციფიკის გამოძახებითfile.

ლიცენზირება ჩამოტვირთვის ინსტალაცია (დასვით შეკითხვა)

ეს განყოფილება პასუხობს შეკითხვებს Synplify-ის Libero-ში ლიცენზიის ინსტალაციისა და ჩამოტვირთვის პროცედურასთან დაკავშირებულ.

1. საიდან შემიძლია გადმოვწერო უახლესი Synplify გამოშვება? (დასვით შეკითხვა)
   Synplify არის Libero ჩამოტვირთვის ნაწილი და დამოუკიდებელი ინსტალაციის ბმული არის Microchip Direct.
2. Synplify-ის რომელი ვერსია გამოდის უახლესი Libero-ით? (დასვით შეკითხვა)
   Libero-თ გამოშვებული Synplify ვერსიების სიისთვის იხილეთ Synplify Pro® ME.
3. როგორ გავაუმჯობესო Synplify-ის უახლეს ვერსიაზე და გამოვიყენო იგი Libero-ში
   პროექტის მენეჯერი? (დასვით შეკითხვა)
   ჩამოტვირთეთ და დააინსტალირეთ Synplify-ის უახლესი ვერსია Microchip-დან ან Synopsys-იდან webსაიტი და შეცვალეთ სინთეზის პარამეტრები Libero Project Manager tool pro-შიfile Libero Project-დან > Profileს მენიუ.
4. მჭირდება ცალკე ლიცენზია Synplify-ის Libero-ში გასაშვებად? (დასვით შეკითხვა)
   არა, ყველა Libero ლიცენზია, გარდა Libero-Standalone ლიცენზიისა, შეიცავს ლიცენზიას Synplify პროგრამული უზრუნველყოფისთვის.
5. სად და როგორ მივიღო Synplify-ის ლიცენზია? (დასვით შეკითხვა)
   უფასო ლიცენზიისთვის განაცხადის მისაღებად იხილეთ ლიცენზირების გვერდი და დააწკაპუნეთ პროგრამული უზრუნველყოფის ლიცენზიებისა და რეგისტრაციის სისტემის ბმულზე. შეიყვანეთ საჭირო ინფორმაცია, მათ შორის თქვენი C დისკის მოცულობის ID. დარწმუნდით, რომ გამოიყენეთ თქვენი C დისკი, მაშინაც კი, თუ ეს არ არის დისკი, რომელზეც აპირებთ პროგრამის დაყენებას. ფასიანი ლიცენზიებისთვის დაუკავშირდით მიკროჩიპების გაყიდვების ადგილობრივ ოფისს.
6. რატომ არ შემიძლია Synplify-ის გაშვება სურათების რეჟიმში? რა ლიცენზიას მოითხოვს? (დასვით შეკითხვა)
   ბრძანების სტრიქონიდან გადადით დირექტორიაში, სადაც არის პროექტი files მდებარეობს და ჩაწერეთ შემდეგი.
   • Libero IDE-სთვის: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log TopCoreEDAC_syn.prj
   • Libero SoC-სთვის: synplify_pro -batch -licensetype synplifypro_actel -log synpl.log asdasd_syn.tcl
     შენიშვნა: თქვენ უნდა გქონდეთ ვერცხლის ლიცენზია, რომ Synplify სერიულ რეჟიმში გაუშვათ. შექმენით თქვენი უფასო ვერცხლის ლიცენზია Microchip პორტალზე.

რატომ არ მუშაობს ჩემი Synplify ლიცენზია? (დასვით შეკითხვა)

ლიცენზიის ფუნქციონირების შესამოწმებლად ნაბიჯები შემდეგია:

1. შეამოწმეთ თუ ლიცენზიას ვადა გაუვიდა.
2. შეამოწმეთ, არის თუ არა LM_LICENSE_FILE დაყენებულია სწორად, როგორც Windows მომხმარებლის გარემოს ცვლადი, რომელიც მიუთითებს Libero License.dat-ის მდებარეობაზე file.
3. შეამოწმეთ არის თუ არა Libero IDE ინსტრუმენტი პროfile დაყენებულია Synplify Pro-ზე და Synplify ლიცენზიის ფუნქცია ჩართულია თქვენს ლიცენზიაში file.
4. მოძებნეთ „synplifypro_actel“ ფუნქციის ხაზი License.dat-ში file:
   INCREMENT synplifypro_actel snpslmd 2016.09 21-ნოე-2017 დაუთვლილი \ 4E4905A56595B143FFF4 VENDOR_STRING=^1+S \
   HOSTID=DISK_SERIAL_NUM=ec4e7c14 ISSUED=21-nov-2016 ck=232 \ SN=TK:4878-0:1009744:181759 START=21-nov-2016
5. 5. ფუნქციის ხაზის მდებარეობის შემდეგ, დარწმუნდით, რომ HostID სწორია იმ კომპიუტერისთვის, რომელსაც იყენებთ.

შემიძლია გამოვიყენო Synplify ლიცენზია, რომელიც მიღებულია მიკროჩიპიდან (დასვით შეკითხვა)
არა, თუ თქვენ მიიღეთ Synplify ლიცენზია Microchip-ისგან, თქვენ შეძლებთ მხოლოდ Synplify ME-ს გაშვებას.

• არის თუ არა Synplify Pro Synthesis ინსტრუმენტი მხარდაჭერილი Libero-ს ყველა ლიცენზიაში? (დასვით შეკითხვა)
  Synplify Pro Synthesis ინსტრუმენტი არ არის მხარდაჭერილი ყველა ტიპის ლიცენზიაში. ლიცენზირების შესახებ დამატებითი ინფორმაციისთვის იხილეთ ლიცენზირების გვერდი.

გაფრთხილებები/შეცდომის შეტყობინებები (დასვით შეკითხვა)

ამ განყოფილებაში მოცემულია ინფორმაცია სხვადასხვა შეცდომის შესახებ შეტყობინებების შესახებ, რომლებიც გამოჩნდება ინსტალაციის პროცედურის დროს.

1. გაფრთხილება: ტოპ ერთეული ჯერ არ არის დაყენებული! (დასვით შეკითხვა)
   ეს გამაფრთხილებელი შეტყობინება ნიშნავს, რომ Synplify-მა ვერ შეძლო თქვენი დიზაინის მთავარი ერთეულის იდენტიფიცირება, დიზაინის სირთულის გამო. თქვენ ხელით უნდა მიუთითოთ მთავარი ერთეულის სახელი Synplify განხორციელების ვარიანტებში. შემდეგი სურათი გვიჩვენებს ყოფილიampლე. სურათი 2-1. მაგampზეპირი ერთეულის სახელის მითითება
   
2. გაფრთხილებები რეგისტრაციის გასხვლის შესახებ (დასვით შეკითხვა) Synplify ოპტიმიზირებს დიზაინს გამოუყენებელი, დუბლიკატი რეგისტრების, ბადეების ან ბლოკების გასხვლით. თქვენ შეგიძლიათ ხელით აკონტროლოთ ავტომატური ოპტიმიზაციის რაოდენობა შემდეგი დირექტივების გამოყენებით:
   • *syn_keep-უზრუნველყოფს, რომ თუ მავთული ინახება სინთეზისა და ქუდის დროს, მავთულის გასწვრივ არ არის ოპტიმიზაცია. ეს დირექტივა ჩვეულებრივ გამოიყენება არასასურველი ოპტიმიზაციის გასარღვევად და ხელით შექმნილი რეპლიკაციების უზრუნველსაყოფად. მუშაობს მხოლოდ ბადეებზე და კომბინაციურ ლოგიკაზე.
   • *syn_preserve-უზრუნველყოფს, რომ რეგისტრები არ არის ოპტიმიზირებული.
   • *syn_noprune-უზრუნველყოფს, რომ შავი ყუთი არ არის ოპტიმიზირებული, როდესაც მისი გამომავალი შედეგები გამოუყენებელია (ანუ, როდესაც მისი გამომავალი არ არის რაიმე ლოგიკა).
   ოპტიმიზაციის კონტროლისა და Synplify დოკუმენტების შესახებ დამატებითი ინფორმაციისთვის იხილეთ Synplify Pro მიკროჩიპის მომხმარებლის სახელმძღვანელო.
3. @W: FP101 | დიზაინს აქვს რვა ინსტანციირებული გლობალური ბუფერი, მაგრამ დასაშვებია მხოლოდ ექვსი (დასვით შეკითხვა) @W: FP103— მომხმარებელს შეუძლია გამოიყენოს syn_global_buffers დაშვებული გლობალური საათის ბუფერების მაქსიმუმ 18-მდე გასაზრდელად.
   გაფრთხილებები იქმნება იმის გამო, რომ Synplify-მა გამოავლინა ექვსზე მეტი გლობალური მაკრო, რომლებიც წარმოდგენილია დიზაინში. Synplify-ში დაშვებული გლობალური ქსელების ნაგულისხმევი მაქსიმალური რაოდენობა ამჟამად დაყენებულია ექვსზე.
   ასე რომ, როდესაც ინსტრუმენტი ცდილობს გამოიყენოს ექვსზე მეტი ამ დიზაინისთვის, ის წარმოქმნის შეცდომას. თქვენ შეგიძლიათ ხელით გაზარდოთ ნაგულისხმევი ლიმიტი რვამდე (18-მდე IGLOO/e, ProASIC3/E და Fusion-ში და რვა და 16-მდე, SmartFusion 2 და IGLOO 2 მოწყობილობიდან გამომდინარე) სინთეზის ატრიბუტის დამატებით, სახელწოდებით syn_global_buffers.
   მაგampლე:
   მოდულის ზედა (clk1, clk2, d1, d2, q1, q2, გადატვირთვა) /* synthesis syn_global_buffers = 8 */; ……ან არქიტექტურის ქცევა ზედა არის ატრიბუტი syn_global_buffers : მთელი რიცხვი; ატრიბუტი syn_global_buffers of behave : არქიტექტურა არის 8; ……
   დამატებითი ინფორმაციისთვის იხილეთ Synplify Pro მიკროჩიპის მომხმარებლის სახელმძღვანელო.
4. შეცდომა: პროფესიონალიfile ინსტრუმენტისთვის Synplify არის ინტერაქტიული და თქვენ მუშაობთ ჯგუფურ რეჟიმში: ამ ხელსაწყოს გამოძახება შეუძლებელია (დასვით შეკითხვა)
   თქვენ უნდა გქონდეთ ვერცხლის ლიცენზია, რომ Synplify პარტიულ რეჟიმში გაუშვათ. დაუკავშირდით Microchip-ის ადგილობრივ გაყიდვების წარმომადგენელს ვერცხლის ლიცენზიის შესაძენად. თქვენ უნდა უზრუნველყოთ Libero Synthesis ინსტრუმენტის პროfile კონფიგურირებულია იმისათვის, რომ გაუშვას Synplify ჯგუფურ რეჟიმში, თუ თქვენ გამოიძახებთ Synplify-ს Libero-დან პირდაპირ ბრძანების სტრიქონიდან ნაცვლად. შემდეგი სურათი გვიჩვენებს, თუ როგორ უნდა გამოიძახოთ Synplify Libero-დან.
   სურათი 2-2. მაგampLe to Invoke Synplify-დან Libero-დან
   
5. @E: CG103: "C:\PATH\code.vhd":12:13:12:13|მოლოდინში გამოთქმა (დასვით შეკითხვა)
   @E: CD488: "C:\PATH\code.vhd":14:11:14:11 - EOF სტრიქონში ლიტერალურად
   მძიმით ან ახალი ხაზის გარდა რაიმეს შემდეგ კომენტარი დაუშვებელია VHDL-ში. ორი დეფისი აღნიშნავს კომენტარის დასაწყისს, რომელიც იგნორირებულია VHDL შემდგენელის მიერ. კომენტარი შეიძლება იყოს ცალკე სტრიქონზე ან სტრიქონის ბოლოს. შეცდომა გამოწვეულია VHDL კოდის სხვა ნაწილში კომენტარების გამო.
6. @E: შიდა შეცდომა m_proasic.exe-ში (დასვით შეკითხვა)
   ეს არ არის ხელსაწყოს მოსალოდნელი ქცევა. დამატებითი ინფორმაციისთვის დაუკავშირდით Synopsys Synplify-ის მხარდაჭერის გუნდს ან მიკროჩიპის ტექნიკური დახმარების გუნდს, თუ არ გაქვთ Synopsys Support Account.
7. რატომ გაქრა ჩემი ლოგიკური ბლოკი სინთეზის შემდეგ? (დასვით შეკითხვა) Synplify ოპტიმიზირებს ნებისმიერ ლოგიკურ ბლოკს, რომელსაც არ აქვს რაიმე გარე გამომავალი პორტი.

ატრიბუტები/დირექტივები (დასვით შეკითხვა)

ეს განყოფილება პასუხობს ატრიბუტებთან და დირექტივებთან დაკავშირებულ შეკითხვებს.

1. როგორ გამორთო ავტომატური საათის ბუფერის გამოყენება Synplify-ში? (დასვით შეკითხვა)
   ქსელების ან კონკრეტული შეყვანის პორტებისთვის საათის ავტომატური ბუფერირების გამორთვისთვის გამოიყენეთ syn_noclockbuf ატრიბუტი. დააყენეთ ლოგიკური მნიშვნელობა ერთი ან true, რომ გამორთოთ საათის ავტომატური ბუფერირება.
   თქვენ შეგიძლიათ დაურთოთ ეს ატრიბუტი მყარ არქიტექტურას ან მოდულს, რომლის იერარქია არ დაიშლება პორტის ან ქსელის ოპტიმიზაციის დროს.
   ატრიბუტის გამოყენების შესახებ დამატებითი ინფორმაციისთვის იხილეთ Synplify Pro მიკროჩიპის მომხმარებლის სახელმძღვანელო.
2. რომელი ატრიბუტი გამოიყენება რეგისტრების შესანარჩუნებლად? (დასვით შეკითხვა)
   syn_preserve დირექტივა გამოიყენება რეგისტრების შესანარჩუნებლად. ამ ატრიბუტის შესახებ დამატებითი ინფორმაციისთვის იხილეთ Synplify Pro მიკროჩიპის მომხმარებლის სახელმძღვანელო.
3. მხარს უჭერს syn_radhardlevel ატრიბუტი IGLOO და Fusion ოჯახებს? (დასვით შეკითხვა)
   არა, syn_radhardlevel ატრიბუტი არ არის მხარდაჭერილი IGLOO® და Fusion ოჯახებში.
4. როგორ გამორთო სერიული ოპტიმიზაცია Synplify-ში? (დასვით შეკითხვა)
   გამოიყენეთ syn_preserve დირექტივა Synplify-ში სერიული ოპტიმიზაციის გამორთვისთვის.
5. როგორ შემიძლია დავამატო ატრიბუტი Synplify-ში? (დასვით შეკითხვა)

შეასრულეთ შემდეგი ნაბიჯები Synplify-ში ატრიბუტის დასამატებლად:

1. გაუშვით Synplify Libero პროექტის მენეჯერისგან.
2. დააწკაპუნეთ File > ახალი > FPGA დიზაინის შეზღუდვები.
3. დააწკაპუნეთ ატრიბუტების ჩანართზე ცხრილის ბოლოში.
4. ორჯერ დააწკაპუნეთ ცხრილის რომელიმე ატრიბუტის უჯრედზე. თქვენ უნდა ნახოთ ჩამოსაშლელი მენიუ ჩამოთვლილი მრავალი ატრიბუტით. აირჩიეთ რომელიმე მათგანი და შესაბამისად შეავსეთ საჭირო ველები, როგორც ეს ნაჩვენებია შემდეგ სურათზე.
5. შეინახეთ files და დახურეთ Scope Editor დავალების შესრულების შემდეგ.

• როგორ ჩავსვა საათის ბუფერი ჩემს დიზაინში? (დასვით შეკითხვა)
  გამოიყენეთ syn_insert_buffer ატრიბუტი საათის ბუფერის ჩასართავად. სინთეზის ხელსაწყო აყენებს საათის ბუფერს თქვენს მიერ მითითებული გამყიდველის სპეციფიკური მნიშვნელობების მიხედვით. ატრიბუტი შეიძლება გამოყენებულ იქნას ინსტანციებზე.
  დამატებითი ინფორმაციისთვის ატრიბუტის გამოყენების შესახებ იხილეთ Synplify Pro მიკროჩიპის მომხმარებლის სახელმძღვანელო.
• როგორ გავზარდო ჩემს დიზაინში გამოყენებული გლობალური საათის ბუფერების რაოდენობა? (დასვით შეკითხვა)
  გამოიყენეთ syn_global_buffers ატრიბუტი SCOPE-ში, რათა მიუთითოთ დიზაინში გამოსაყენებელი გლობალური ბუფერების რაოდენობა. ეს არის მთელი რიცხვი 0-დან 18-მდე. დამატებითი ინფორმაციისთვის ამ ატრიბუტის შესახებ იხილეთ Synplify Pro for Microchip User Guide.
• არსებობს რაიმე გზა ჩემი ლოგიკის შესანარჩუნებლად, თუ გამომავალი პორტები არ არის გამოყენებული ჩემს დიზაინში? (დასვით შეკითხვა)
  გამოიყენეთ syn_noprune ატრიბუტი ლოგიკის შესანარჩუნებლად, თუ გამომავალი პორტები არ არის გამოყენებული დიზაინში. მაგample: მოდული syn_noprune (a,b,c,d,x,y); /* synthesis syn_noprune=1 */;
  ამ ატრიბუტის შესახებ დამატებითი ინფორმაციისთვის იხილეთ Synplify Pro მიკროჩიპის მომხმარებლის სახელმძღვანელო.
• რატომ ახდენს სინთეზის ოპტიმიზაციას ჩემი მაღალი fanout ქსელის ბუფერულ საათზე? (დასვით შეკითხვა)
  გამოიყენეთ syn_maxfan ნაგულისხმევი (გლობალური) fanout სახელმძღვანელოს გასაუქმებლად ინდივიდუალური შეყვანის პორტისთვის, ქსელისთვის ან რეგისტრირებისთვის. დააყენეთ ნაგულისხმევი fanout სახელმძღვანელო დიზაინისთვის მოწყობილობის პანელის მეშვეობით Implementation Options დიალოგურ ფანჯარაში, ან set_option -fanout_limit ბრძანებით
  პროექტი file. გამოიყენეთ syn_maxfan ატრიბუტი ცალკეული I/O-სთვის განსხვავებული (ლოკალური) მნიშვნელობის დასადგენად.
  ამ ატრიბუტის შესახებ დამატებითი ინფორმაციისთვის იხილეთ Synplify Pro მიკროჩიპის მომხმარებლის სახელმძღვანელო.
• როგორ გამოვიყენო syn_encoding ატრიბუტი FSM დიზაინისთვის? (დასვით შეკითხვა)
  syn_encoding ატრიბუტი უგულებელყოფს ნაგულისხმევ FSM შემდგენელის კოდირებას სახელმწიფო აპარატისთვის.
  ეს ატრიბუტი მოქმედებს მხოლოდ მაშინ, როდესაც ჩართულია FSM შემდგენელი. გამოიყენეთ syn_encoding, როდესაც გსურთ გამორთოთ FSM შემდგენელი გლობალურად, მაგრამ თქვენს დიზაინში არის გარკვეული რაოდენობის სახელმწიფო რეგისტრები, რომელთა ამოღება გსურთ. ამ შემთხვევაში, გამოიყენეთ ეს ატრიბუტი syn_state_machine დირექტივასთან ერთად მხოლოდ იმ კონკრეტული რეგისტრებისთვის.
  ამ ატრიბუტის შესახებ დამატებითი ინფორმაციისთვის იხილეთ Synplify Pro მიკროჩიპის მომხმარებლის სახელმძღვანელო.
• რატომ აგენერირებს Synplify ქსელის სიას, რომელიც აღემატება მოწყობილობის მაქსიმალურ ფანაუტს, რაც იწვევს ქსელის შედგენას? (დასვით შეკითხვა)
  CC მაკრო, ხელმისაწვდომია Antifuse ოჯახებისთვის, არის Flip-flop ელემენტი, რომელიც აგებულია ორი C-უჯრედის გამოყენებით. ქსელი, რომელიც მართავს CC მაკროს CLK ან CLR პორტს, მართავს ორ უჯრედს. ცალკეულ ბადეებზე მყარი ამოფრქვევის ლიმიტი არ იძლევა სასურველ შედეგს, რადგან ვერ ითვალისწინებს ბადის გაორმაგების ეფექტს.
  ჩართეთ syn_maxfan ატრიბუტი RTL კოდში, რათა აიძულოთ Synplify შექმნას სწორი ქსელის სია.
  შეამცირეთ მაქსიმალური fanout ლიმიტის მნიშვნელობა ერთით ყოველი CC მაკროსთვის, რომელსაც მართავს ქსელი. მაგampდააყენეთ syn_maxfan ლიმიტი 12-ზე იმ ქსელისთვის, რომელიც მართავს CC მაკროებს, რათა შეინარჩუნოს ფანაუტი 24 ან ნაკლები.

RAM-ის დასკვნა (დასვით შეკითხვა)

ეს განყოფილება პასუხობს შეკითხვებს, რომლებიც დაკავშირებულია RAM-ის დასკვნასთან Synplify მხარდაჭერა მიკროჩიპების პროდუქტების ოჯახებისთვის.

1. რომელ მიკროჩიპების ოჯახებს უჭერს მხარს Synplify RAM-ის დასკვნისთვის? (დასვით შეკითხვა) Synplify მხარს უჭერს Microchip ProASIC®, ProASIC PLUS®, ProASIC3®, SmartFusion® 2, IGLOO® 2 და
   RTG4™ ოჯახები ერთჯერადი და ორპორტიანი ოპერატიული მეხსიერების გენერირებისთვის.
2. RAM-ის დასკვნა ჩართულია ნაგულისხმევად? (დასვით შეკითხვა)
   დიახ, სინთეზის ინსტრუმენტი ავტომატურად ადგენს RAM-ს.
3. როგორ შემიძლია გამორთო RAM-ის დასკვნა Synplify-ში? (დასვით შეკითხვა)
   გამოიყენეთ syn_ramstyle ატრიბუტი და დააყენეთ მისი მნიშვნელობა რეგისტრებზე.
   დამატებითი ინფორმაციისთვის იხილეთ Synopsys Synplify Pro for Microchip Reference Manual.
4. როგორ გავაკეთო Synplify დასკვნა ჩაშენებული RAM/ROM? (დასვით შეკითხვა)
   გამოიყენეთ syn_ramstyle ატრიბუტი და დააყენეთ მისი მნიშვნელობა block_ram ან LSRAM და USRAM SmartFusion 2 და IGLOO 2 მოწყობილობებისთვის.
   დამატებითი ინფორმაციისთვის იხილეთ Synopsys Synplify Pro for Microchip Reference Manual.
5. მე არ შემიძლია არსებული დიზაინის შედგენა დიზაინერის უფრო ახალ ვერსიაში. (დასვით შეკითხვა)
   შესაძლებელია RAM/PLL კონფიგურაციის ცვლილება. განაახლეთ თქვენი RAM/PLL Libero Project Manager-ში კატალოგის ძირითადი კონფიგურაციის ვარიანტების გახსნით და ხელახლა სინთეზირება, კომპილაცია ან განლაგება.

სფერო ან შედეგების ხარისხი (დასვით შეკითხვა)

ეს განყოფილება პასუხობს შეკითხვებს Synplify-ის ფართობთან ან ხარისხის გამოყენებასთან დაკავშირებით.

1. რატომ იზრდება ფართობის გამოყენება Synplify-ის ახალ ვერსიაში? (დასვით შეკითხვა)
   Synplify შექმნილია იმისათვის, რომ მიაღწიოს უკეთესი დროის შედეგებს ყოველ ახალ ვერსიაში. სამწუხაროდ, ვაჭრობა ხშირად ფართობის გაზრდაა.

თუ დიზაინისთვის მიღწეულია დროის მოთხოვნა, და დარჩენილი ამოცანაა დიზაინის მორგება კონკრეტულ კვერში, შემდეგი მეთოდებია:

1. გაზარდეთ Fanout ლიმიტი ბუფერული რეპლიკაციის შესამცირებლად.
2. შეცვალეთ გლობალური სიხშირის პარამეტრები დროის მოთხოვნის დასამშვიდებლად.
3. ჩართეთ რესურსების გაზიარება (სპეციფიკური დიზაინის) დიზაინის ოპტიმიზაციისთვის.

რა სახის გაუმჯობესების ტექნიკაა ხელმისაწვდომი Synplify-ში?  (დასვით შეკითხვა) შეასრულეთ შემდეგი ტექნიკა Synplify-ში არეალის გასაუმჯობესებლად:

1. გაზარდეთ fanout ლიმიტი, როდესაც დააყენებთ განხორციელების ვარიანტებს. უმაღლესი ლიმიტი ნიშნავს ნაკლებ გამეორებულ ლოგიკას და ნაკლებ ბუფერს ჩასმული სინთეზის დროს და, შესაბამისად, უფრო მცირე ფართობს. გარდა ამისა, რადგან ადგილისა და მარშრუტის ხელსაწყოები, როგორც წესი, აფერხებენ მაღალი ამოფრქვევის ბადეებს, არ არის საჭირო ზედმეტი ბუფერირება სინთეზის დროს.
2. შეამოწმეთ რესურსების გაზიარების ვარიანტი, როდესაც დააყენებთ განხორციელების ვარიანტებს. ამ პარამეტრის მონიშნულით, პროგრამული უზრუნველყოფა იზიარებს აპარატურულ რესურსებს, როგორიცაა შემკრები, მულტიპლიკატორები და მრიცხველები, სადაც ეს შესაძლებელია, და ამცირებს ფართობს.
3. დიდი FSM-ების მქონე დიზაინებისთვის გამოიყენეთ ნაცრისფერი ან თანმიმდევრული კოდირების სტილები, რადგან ისინი, როგორც წესი, იყენებენ ყველაზე მცირე ფართობს.
4. თუ თქვენ ასახავთ CPLD-ს და არ აკმაყოფილებთ ტერიტორიის მოთხოვნებს, დააყენეთ FSM-ების კოდირების ნაგულისხმევი სტილი თანმიმდევრულად, ერთი ცხელის ნაცვლად.

როგორ გამორთო ზონის ოპტიმიზაცია? (დასვით შეკითხვა)
დროის ოპტიმიზაცია ხშირად ხდება ფართობის ხარჯზე. არ არსებობს კონკრეტული გზა ზონის ოპტიმიზაციის გამორთვის. შეასრულეთ შემდეგი, რათა გააუმჯობესოთ დრო და ამით გაზარდოთ ფართობის გამოყენება:

1. ჩართეთ ხელახალი დროის ვარიანტი.
2. ჩართეთ Pipelining ვარიანტი.
3. გამოიყენეთ რეალისტური დიზაინის შეზღუდვები, რეალური მიზნის დაახლოებით 10-დან 15 პროცენტამდე.
4. აირჩიეთ დაბალანსებული fanout შეზღუდვა.
   დროის ოპტიმიზაციის შესახებ დამატებითი ინფორმაციისთვის იხილეთ Synplify Pro მიკროჩიპის მომხმარებლის სახელმძღვანელო.

როგორ გამორთოთ თანმიმდევრული ოპტიმიზაცია? (დასვით შეკითხვა)
თანმიმდევრული ოპტიმიზაციის გამორთვის გამოკვეთილი ღილაკი ან ჩამრთველი არ არის. ეს იმიტომ ხდება, რომ არსებობს სხვადასხვა ტიპის თანმიმდევრული ოპტიმიზაცია, რომლებიც ხორციელდება Synplify-ის მიერ.
დამატებითი ინფორმაციისთვის ოპტიმიზაციის გამორთვის ვარიანტების შესახებ იხილეთ Synplify Pro for Microchip Reference Manual.
მაგampქვემოთ მოცემულია ოპტიმიზაციის გამორთვის რამდენიმე ვარიანტი.

• გამორთეთ FSM შემდგენელი.
• გამოიყენეთ syn_preserve დირექტივა რეგისტრების შესანახად გარკვეულ შემთხვევებში.

მნიშვნელოვანია: პროექტის მენეჯერი გადაწერს Synthesis PRJ-ს file ყოველ ჯერზე, როცა ამ პარამეტრის არჩევისას გამოიძახებთ სინთეზს.

• რომელ ოჯახს უჭერს მხარს TMR Synplify-ის მეშვეობით? (დასვით შეკითხვა)
  • ის მხარდაჭერილია Microchip ProASIC3/E, SmartFusion 2 და IGLOO 2 მოწყობილობებზე, ასევე მიკროჩიპებზე
  • რადიაციის ტოლერანტული (RT) და რადიაციის გამაგრებული (RH) მოწყობილობები. ასევე შეგიძლიათ მიიღოთ სამმაგი მოდული
  • Redundancy (TMR) პარამეტრი მუშაობს Microchip-ის ძველი Antifuse მოწყობილობების ოჯახებისთვის. თუმცა, ის არ არის მხარდაჭერილი კომერციული AX მოწყობილობების ოჯახში.
  • შენიშვნა: Microchip-ის RTAX მოწყობილობების ოჯახში, უკეთესი TMR მხარდაჭერა ხელმისაწვდომია თავად აპარატურის საშუალებით.
  • Axcelerator RT მოწყობილობებისთვის, TMR ჩაშენებულია სილიკონში, რაც რბილ TMR-ს ხდის სინთეზის ხელსაწყოს მეშვეობით, რომელიც არ არის საჭირო თანმიმდევრული ლოგიკისთვის.
• რატომ მუშაობს TMR მაკრო SX-ში, მაგრამ არა AX ოჯახში? (დასვით შეკითხვა)
  • არ არსებობს პროგრამული უზრუნველყოფის TMR მხარდაჭერა Synplify სინთეზში კომერციული Axcelerator ოჯახისთვის, მაგრამ ის ხელმისაწვდომია SX ოჯახისთვის. თუ იყენებთ RTAXS მოწყობილობებს, TMR ჩაშენებულია აპარატურაში/მოწყობილობაში თანმიმდევრული ფლიფფლოპებისთვის.
• როგორ გავააქტიურო TMR SX-A მოწყობილობისთვის? (დასვით შეკითხვა)
  • SX-A მოწყობილობების ოჯახისთვის, Synplify პროგრამულ უზრუნველყოფაში, საჭიროა ხელით იმპორტი file ნაპოვნია Libero IDE Installation საქაღალდეში, როგორიცაა:
  • C:\Microsemi\Libero_v9.2\Synopsys\synplify_G201209ASP4\lib\actel\tmr.vhd.
  • შენიშვნა: ბრძანება files Synplify პროექტში არის მნიშვნელოვანი და უმაღლესი დონის file უნდა იყოს ბოლოში.
  • შეგიძლიათ დააჭიროთ და დააჭიროთ ზედა დონეს file Synplify პროექტში და გადაიტანეთ tmr.vhd-ის ქვემოთ file.
• Synplify-ის რომელი ვერსია უჭერს მხარს ნანო პროდუქტებს? (დასვით შეკითხვა)
  • Synplify-ის ყველა ვერსია Synplify v9.6 A-ს შემდეგ მხარს უჭერს ნანო პროდუქტებს.
• Synplify-ის რომელი ვერსია უზრუნველყოფს RTAX-DSP მხარდაჭერას? (დასვით შეკითხვა)
  • ყველა ვერსია, რომელიც შედის Libero IDE v8.6-თან და შემდეგში, უზრუნველყოფს RTAX-DSP მხარდაჭერას.
• როგორ შევქმნა IP ბირთვი HDL-ით fileმე მაქვს? (დასვით შეკითხვა)
  • შექმენით EDIF ქსელის სია I/O ბუფერის ჩასმის გარეშე. ეს EDIF netlist ეგზავნება მომხმარებელს IP-ის სახით. მომხმარებელმა უნდა განიხილოს ეს, როგორც შავი ყუთი და შეიტანოს იგი დიზაინში.
  • ნანო მოწყობილობებს აქვთ მხოლოდ ოთხი გლობალური საათის ქსელი. როგორ დავაყენო ეს შეზღუდვა? (დასვით შეკითხვა)
  • შეზღუდვის დასაყენებლად გამოიყენეთ ატრიბუტი /* synthesis syn_global_buffers = 4*/.
• რატომ ვერ ვხედავ ჩემს ახალ პორტების სიას მაშინაც კი, როცა ნეტლისტი განახლდა?
  (დასვით შეკითხვა)მიუხედავად იმისა, რომ ახალი პორტი დაემატა დიზაინს, netlist-ს არ დაუმატა ბუფერი პორტში, რადგან არ არსებობდა ლოგიკა დიზაინში, რომელიც მოიცავს პორტს. პორტები, რომლებიც არ უკავშირდება დიზაინში რაიმე ლოგიკას, არ არის ნაჩვენები.
• რატომ არ იყენებს Synplify Global-ს Set/Reset სიგნალებისთვის? (დასვით შეკითხვა)
  • Synplify ეპყრობა დაყენების/გადატვირთვის სიგნალებს საათებისგან განსხვავებულად. Synplify გლობალური პრომოუშენი ყოველთვის პრიორიტეტს ანიჭებს საათის სიგნალებს, მაშინაც კი, თუ ზოგიერთ დაყენების/გადატვირთვის სიგნალს აქვს უფრო მაღალი ხმაური, ვიდრე საათის ბადეები.
  • ხელით შექმენით clkbuf, რათა დარწმუნდეთ, რომ დაყენების/გადატვირთვის სიგნალი გლობალურია, თუ გსურთ გამოიყენოთ გლობალური ქსელი ამ სიგნალებისთვის.
• რატომ წერს Synplify SDC საათის შეზღუდვებს ავტოშეზღუდვებისთვისაც კი? (დასვით შეკითხვა)
  ეს არის ნაგულისხმევი ქცევა Synplify-ში და მისი შეცვლა შეუძლებელია. თუმცა, თქვენ შეგიძლიათ აკონტროლოთ SDC ავტომატური შეზღუდვები არასასურველი შეზღუდვების ხელით შეცვლით ან მოხსნით.
• რატომ არ არის სწორად სინთეზირებული ჩემი შინაგანი ტრისტატული ლოგიკა? (დასვით შეკითხვა)
  მიკროჩიპური მოწყობილობები არ უჭერენ მხარს შიდა ტრისტატის ბუფერებს. თუ Synplify სწორად არ ასახავს შიდა ტრისტატის სიგნალებს, ყველა შიდა ტრისტატი ხელით უნდა იყოს დატანილი MUX-ზე.

გადასინჯვის ისტორია (დასვით შეკითხვა)

გადასინჯვის ისტორია აღწერს ცვლილებებს, რომლებიც განხორციელდა დოკუმენტში. ცვლილებები ჩამოთვლილია გადასინჯვით, დაწყებული უახლესი პუბლიკაციით.

რევიზია	თარიღი	აღწერა
A	12/2024	ქვემოთ მოცემულია ამ დოკუმენტის A ვერსიის ცვლილებების შეჯამება. დოკუმენტის მიგრაცია მიკროჩიპის შაბლონში. განახლებულია დოკუმენტის ნომერი DS60001871A 55800015-დან. Microsemi-ის ყველა ინსტანცია განახლდა მიკროჩიპში. განახლებული სექციები რატომ არ შემიძლია Synplify-ის სერიული რეჟიმში გაშვება? რა ლიცენზიას მოითხოვს? და შეცდომა: პროfile ინსტრუმენტისთვის Synplify არის ინტერაქტიული და თქვენ მუშაობთ ჯგუფურ რეჟიმში: ამ ხელსაწყოს გამოძახება შეუძლებელია იმის საჩვენებლად, რომ საჭიროა ვერცხლის ლიცენზია Synplify-ის სერიულ რეჟიმში გასაშვებად. პლატინის ლიცენზია შეიცვალა ვერცხლის ლიცენზიით.
2.0		ქვემოთ მოცემულია ამ დოკუმენტის 2.0 რევიზიაში ცვლილებების შეჯამება. Actel-ის ყველა ბმული განახლდა Microsemi-ის ბმულებით. ყველა    IDE-ის შემთხვევები ამოღებულია ლიცენზირების განყოფილებიდან. დამატებითი ინფორმაციისთვის იხილეთ ლიცენზირების ჩამოტვირთვის ინსტალაცია. FAQ 3.9 დაემატა. დამატებითი ინფორმაციისთვის იხილეთ არის თუ არა Synplify Pro Synthesis ინსტრუმენტი მხარდაჭერილი Libero-ს ყველა ლიცენზიაში? FAQ 4.1 განახლდა. დამატებითი ინფორმაციისთვის იხილეთ გაფრთხილება: ტოპ ერთეული ჯერ არ არის დაყენებული. FAQ 4.4 განახლდა. დამატებითი ინფორმაციისთვის იხილეთ შეცდომა: პროfile ინსტრუმენტისთვის Synplify არის ინტერაქტიული და თქვენ მუშაობთ ჯგუფურ რეჟიმში: ამ ხელსაწყოს გამოძახება შეუძლებელია. FAQ 5.5 განახლდა. დამატებითი ინფორმაციისთვის იხილეთ როგორ შემიძლია დავამატო ატრიბუტი Synplify-ში?
1.0		ეს იყო დოკუმენტის პირველი გამოქვეყნება.

მიკროჩიპის FPGA მხარდაჭერა

Microchip FPGA პროდუქტების ჯგუფი მხარს უჭერს თავის პროდუქტებს სხვადასხვა დამხმარე სერვისებით, მათ შორის მომხმარებელთა სერვისით, მომხმარებელთა ტექნიკური დახმარების ცენტრით, webსაიტი და გაყიდვების ოფისები მთელს მსოფლიოში. კლიენტებს სთავაზობენ ეწვიონ Microchip-ის ონლაინ რესურსებს, სანამ დაუკავშირდებიან მხარდაჭერას, რადგან დიდია ალბათობა, რომ მათ შეკითხვებს უკვე გაეცეს პასუხი.
დაუკავშირდით ტექნიკური დახმარების ცენტრს webსაიტი ზე www.microchip.com/support  ახსენეთ FPGA მოწყობილობის ნაწილის ნომერი, აირჩიეთ შესაბამისი საქმის კატეგორია და ატვირთეთ დიზაინი fileტექნიკური დახმარების საქმის შექმნისას.
დაუკავშირდით მომხმარებელთა მომსახურებას პროდუქტის არატექნიკური მხარდაჭერისთვის, როგორიცაა პროდუქტის ფასები, პროდუქტის განახლება, განახლებული ინფორმაცია, შეკვეთის სტატუსი და ავტორიზაცია.

• ჩრდილოეთ ამერიკიდან დარეკეთ 800.262.1060
• დანარჩენი მსოფლიოდან დარეკეთ 650.318.4460
• ფაქსი, მსოფლიოს ნებისმიერი ადგილიდან, 650.318.8044

მიკროჩიპის ინფორმაცია

სავაჭრო ნიშნები
"Microchip" სახელი და ლოგო, "M" ლოგო და სხვა სახელები, ლოგოები და ბრენდები არის Microchip Technology Incorporated-ის ან მისი შვილობილი და/ან შვილობილი კომპანიების რეგისტრირებული და დაურეგისტრირებელი სავაჭრო ნიშნები შეერთებულ შტატებში და/ან სხვა ქვეყნებში ("Microchip" სავაჭრო ნიშნები”). ინფორმაცია მიკროჩიპის სავაჭრო ნიშნებთან დაკავშირებით შეგიძლიათ იხილოთ აქ https://www.microchip.com/en-us/about/legal-information/microchip-trademarks
ISBN: 979-8-3371-0303-7

იურიდიული ცნობა

• ეს პუბლიკაცია და აქ არსებული ინფორმაცია შეიძლება გამოყენებულ იქნას მხოლოდ Microchip-ის პროდუქტებთან, მათ შორის მიკროჩიპის პროდუქტების დიზაინის, ტესტირებისა და ინტეგრაციისთვის თქვენს აპლიკაციაში. ამ ინფორმაციის გამოყენება
  ნებისმიერი სხვა გზით არღვევს ამ პირობებს. ინფორმაცია მოწყობილობის აპლიკაციებთან დაკავშირებით მოწოდებულია მხოლოდ თქვენი მოხერხებულობისთვის და შეიძლება შეიცვალოს განახლებებით. თქვენი პასუხისმგებლობაა უზრუნველყოთ, რომ თქვენი აპლიკაცია აკმაყოფილებს თქვენს სპეციფიკაციებს. დაუკავშირდით თქვენს ადგილობრივ მიკროჩიპის გაყიდვების ოფისს დამატებითი მხარდაჭერისთვის ან მიიღეთ დამატებითი მხარდაჭერა აქ www.microchip.com/en-us/support/design-help/client-support-services
• ეს ინფორმაცია მოწოდებულია მიკროჩიპის მიერ "როგორც არის". მიკროჩიპი არ იძლევა რაიმე სახის წარმომადგენლობას ან გარანტიას, იქნება ეს გამოხატული თუ ნაგულისხმევი, წერილობითი თუ ზეპირი, კანონიერი ან სხვაგვარად, დაკავშირებული ინფორმაციასთან, მათ შორის, მაგრამ არა შეზღუდული შეზღუდული არადარღვევა, ვაჭრობა და ვარგისიანობა კონკრეტული მიზნისთვის, ან მის მდგომარეობასთან, ხარისხთან ან შესრულებასთან დაკავშირებული გარანტიები.
• არავითარ შემთხვევაში მიკროჩიპი არ იქნება პასუხისმგებელი რაიმე სახის ირიბი, სპეციალური, სადამსჯელო, შემთხვევითი ან თანმიმდევრული დანაკარგისთვის, ზიანის, ღირებულების ან რაიმე სახის ხარჯზე, რაც არ უნდა იყოს დაკავშირებული აშშ-სთან, ჩვენთან მაშინაც კი, თუ მიკროჩიპს მიეცა რეკომენდაცია შესაძლებლობის ან დაზიანების შესახებ. კანონით ნებადართული სრულყოფილად, მიკროჩიპის მთლიანი პასუხისმგებლობა ყველა პრეტენზიაზე რაიმე ფორმით, რომელიც დაკავშირებულია ინფორმაციასთან ან მის გამოყენებასთან, არ აღემატება საკომისიოების ოდენობას, ასეთის არსებობის შემთხვევაში, ინფორმაცია.
  მიკროჩიპის მოწყობილობების გამოყენება სიცოცხლის მხარდაჭერისა და/ან უსაფრთხოების აპლიკაციებში მთლიანად მყიდველის რისკის ქვეშაა და მყიდველი თანახმაა დაიცვას, აანაზღაუროს და შეინახოს უვნებელი მიკროჩიპი ნებისმიერი და ყველა ზიანისგან, პრეტენზიისგან, სარჩელისგან ან ხარჯისგან. არანაირი ლიცენზია არ არის გადაცემული, ირიბად ან სხვაგვარად, ნებისმიერი მიკროჩიპის ინტელექტუალური საკუთრების უფლებით, თუ სხვა რამ არ არის მითითებული.

მიკროჩიპური მოწყობილობების კოდის დაცვის ფუნქცია
გაითვალისწინეთ კოდის დაცვის ფუნქციის შემდეგი დეტალები მიკროჩიპის პროდუქტებზე:

• მიკროჩიპის პროდუქტები აკმაყოფილებს სპეციფიკაციებს, რომლებიც მოცემულია მიკროჩიპის მონაცემთა ფურცელში.
• Microchip თვლის, რომ მისი ოჯახის პროდუქტები უსაფრთხოა, როდესაც გამოიყენება დანიშნულებისამებრ, ოპერაციული სპეციფიკაციების ფარგლებში და ნორმალურ პირობებში.
• მიკროჩიპი აფასებს და აგრესიულად იცავს მის ინტელექტუალურ საკუთრების უფლებებს. მიკროჩიპის პროდუქტების კოდების დაცვის მახასიათებლების დარღვევის მცდელობა მკაცრად აკრძალულია და შესაძლოა არღვევდეს ციფრული ათასწლეულის საავტორო უფლებების აქტს.
• არც მიკროჩიპი და არც ნახევარგამტარების სხვა მწარმოებელი არ იძლევა მისი კოდის უსაფრთხოების გარანტიას. კოდის დაცვა არ ნიშნავს იმას, რომ ჩვენ გარანტიას ვაძლევთ პროდუქტის „შეურღვევია“. კოდის დაცვა მუდმივად ვითარდება. მიკროჩიპი მოწოდებულია მუდმივად გააუმჯობესოს ჩვენი პროდუქციის კოდის დაცვის მახასიათებლები.

დოკუმენტები / რესურსები

მიკროჩიპი Synopsys Synplify Pro ME [pdf] მომხმარებლის სახელმძღვანელო Synopsys Synplify Pro ME, Synplify Pro ME, Pro ME

ცნობები

• მომხმარებლის სახელმძღვანელო