intel AN 837 დიზაინის სახელმძღვანელო HDMI FPGA IP-სთვის
დიზაინის სახელმძღვანელო HDMI Intel® FPGA IP-სთვის
დიზაინის ინსტრუქციები დაგეხმარებათ დანერგოთ მაღალი გარჩევადობის მულტიმედიური ინტერფეისი (HDMI) Intel FPGA IP-ები FPGA მოწყობილობების გამოყენებით. ეს გაიდლაინები ხელს უწყობს დაფის დიზაინს HDMI Intel® FPGA IP ვიდეო ინტერფეისებისთვის.
- HDMI Intel FPGA IP მომხმარებლის სახელმძღვანელო
- AN 745: დიზაინის სახელმძღვანელო Intel FPGA DisplayPort ინტერფეისისთვის
HDMI Intel FPGA IP დიზაინის სახელმძღვანელო მითითებები
HDMI Intel FPGA ინტერფეისს აქვს გარდამავალი მინიმიზებული დიფერენციალური სიგნალიზაციის (TMDS) მონაცემები და საათის არხები. ინტერფეისი ასევე შეიცავს ვიდეო ელექტრონიკის სტანდარტების ასოციაციას (VESA) მონაცემთა ჩვენების არხს (DDC). TMDS არხებს გადააქვს ვიდეო, აუდიო და დამხმარე მონაცემები. DDC დაფუძნებულია I2C პროტოკოლზე. HDMI Intel FPGA IP ბირთვი იყენებს DDC-ს გაფართოებული ეკრანის იდენტიფიკაციის მონაცემების (EDID) წასაკითხად და კონფიგურაციისა და სტატუსის ინფორმაციის გაცვლისთვის HDMI წყაროსა და ჩაძირვას შორის.
HDMI Intel FPGA IP დაფის დიზაინის რჩევები
თქვენი HDMI Intel FPGA IP სისტემის დაპროექტებისას გაითვალისწინეთ დაფის დიზაინის შემდეგი რჩევები.
- გამოიყენეთ არაუმეტეს ორი სტრიქონი თითო კვალზე და მოერიდეთ ნაკბენებს
- შეადარეთ დიფერენციალური წყვილის წინაღობა კონექტორისა და კაბელის შეკრების წინაღობასთან (100 ohm ±10%)
- შეამცირეთ წყვილთაშორისი და წყვილთაშორისი დახრილობა, რათა დააკმაყოფილოს TMDS სიგნალის დახრილობის მოთხოვნა
- მოერიდეთ დიფერენციალური წყვილის მარშრუტს ქვედა სიბრტყის უფსკრულის გასწვრივ
- გამოიყენეთ მაღალსიჩქარიანი PCB დიზაინის სტანდარტული პრაქტიკა
- გამოიყენეთ დონის გადამრთველები ელექტრული შესაბამისობის დასაკმაყოფილებლად როგორც TX, ასევე RX-ში
- გამოიყენეთ მტკიცე კაბელები, როგორიცაა Cat2 კაბელი HDMI 2.0-ისთვის
სქემატური დიაგრამები
Bitec-ის სქემატური დიაგრამები მოცემულ ბმულებში ასახავს Intel FPGA-ის განვითარების დაფების ტოპოლოგიას. HDMI 2.0 ბმული ტოპოლოგიის გამოყენება მოითხოვს 3.3 ვ ელექტრული შესაბამისობის დაცვას. Intel FPGA მოწყობილობებზე 3.3 V შესაბამისობის დასაკმაყოფილებლად, თქვენ უნდა გამოიყენოთ დონის გადამრთველი. გამოიყენეთ DC-დაწყვილებული გადამყვანი ან რეტაიმერი, როგორც დონის გადამრთველი გადამცემისა და მიმღებისთვის.
გარე გამყიდველი მოწყობილობებია TMDS181 და TDP158RSBT, ორივე მუშაობს DCcoupled ბმულებზე. თქვენ გჭირდებათ სათანადო აწევა CEC-ის ხაზებზე, რათა უზრუნველყოთ ფუნქციონირება სხვა სამომხმარებლო დისტანციური მართვის მოწყობილობებთან ურთიერთობისას. Bitec-ის სქემატური დიაგრამები დამოწმებულია CTS-ით. თუმცა, სერტიფიცირება სპეციფიკურია პროდუქტის დონეზე. პლატფორმის დიზაინერებს ურჩევენ, დაადასტურონ საბოლოო პროდუქტი სათანადო ფუნქციონირებისთვის.
დაკავშირებული ინფორმაცია
- სქემატური დიაგრამა HSMC HDMI Daughter Card Revision 8
- სქემატური დიაგრამა FMC HDMI Daughter Card Revision 11
- სქემატური დიაგრამა FMC HDMI Daughter Card Revision 6
Hot-Plug Detect (HPD)
HPD სიგნალი დამოკიდებულია შემომავალ +5V დენის სიგნალზე, მაგampასევე, HPD პინი შეიძლება დაფიქსირდეს მხოლოდ მაშინ, როდესაც აღმოჩენილია +5V დენის სიგნალი წყაროდან. FPGA-სთან ინტერფეისისთვის, თქვენ უნდა გადათარგმნოთ 5V HPD სიგნალი FPGA I/O vol.tage დონე (VCCIO), გამოყენებით voltage დონის თარჯიმანი, როგორიცაა TI TXB0102, რომელსაც არ აქვს ინტეგრირებული ასაწევი რეზისტორები. HDMI წყაროს სჭირდება HPD სიგნალის ჩამორთმევა ისე, რომ მან შეძლოს საიმედოდ განასხვავოს მცურავი HPD სიგნალი და მაღალი მოცულობის.tage დონის HPD სიგნალი. HDMI ჩაძირვის +5V დენის სიგნალი უნდა ითარგმნოს FPGA I/O voltage დონე (VCCIO). სიგნალი სუსტად უნდა ჩამოიწიოს რეზისტორით (10K), რათა განასხვავოს მცურავი +5V დენის სიგნალი, როდესაც არ ამოძრავებს HDMI წყაროს. HDMI წყაროს +5V დენის სიგნალს აქვს დენის დაცვა არაუმეტეს 0.5A.
HDMI Intel FPGA IP ეკრანის მონაცემთა არხი (DDC)
HDMI Intel FPGA IP DDC დაფუძნებულია I2C სიგნალებზე (SCL და SDA) და საჭიროებს ასაწევ რეზისტორებს. Intel FPGA-სთან ინტერფეისისთვის, თქვენ უნდა გადათარგმნოთ 5V SCL და SDA სიგნალის დონე FPGA I/O vol.tage დონე (VCCIO) ტომის გამოყენებითtage დონის თარჯიმანი, როგორიცაა TI TXS0102, რომელიც გამოიყენება Bitec HDMI 2.0 ქალიშვილის ბარათში. TI TXS0102 ტtage დონის მთარგმნელი მოწყობილობა აერთიანებს შიდა ასაწევ რეზისტორებს ისე, რომ არ არის საჭირო ბორტზე ასაწევი რეზისტორები.
დოკუმენტის რევიზიის ისტორია AN 837-ისთვის: დიზაინის სახელმძღვანელო HDMI Intel FPGA IP-სთვის
| დოკუმენტის ვერსია | ცვლილებები |
| 2019.01.28 |
|
| თარიღი | ვერსია | ცვლილებები |
| 2018 წლის იანვარი | 2018.01.22 | თავდაპირველი გამოშვება.
შენიშვნა: ეს დოკუმენტი შეიცავს HDMI Intel FPGA დიზაინის სახელმძღვანელო მითითებებს, რომლებიც ამოღებულ იქნა AN 745-დან: Design Guidelines for DisplayPort და HDMI ინტერფეისებისთვის და დაარქვეს AN 745: Design Guidelines Intel FPGA DisplayPort ინტერფეისისთვის. |
ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე.
სხვა სახელები და ბრენდები შეიძლება მოითხოვონ, როგორც სხვების საკუთრება.
ID: 683677
ვერსია: 2019-01-28
დოკუმენტები / რესურსები
 |
intel AN 837 დიზაინის სახელმძღვანელო HDMI FPGA IP-სთვის [pdf] მომხმარებლის სახელმძღვანელო AN 837 დიზაინის სახელმძღვანელო HDMI FPGA IP, AN 837, დიზაინის სახელმძღვანელო HDMI FPGA IP, სახელმძღვანელო HDMI FPGA IP, HDMI FPGA IP |
