intel FPGA პროგრამირებადი აჩქარების ბარათი N3000 მომხმარებლის სახელმძღვანელო
შესავალი
ფონი
Intel FPGA პროგრამირებადი აჩქარების ბარათი N3000 ვირტუალურ რადიო წვდომის ქსელში (vRAN) საჭიროებს IEEE1588v2-ის მხარდაჭერას, როგორც Precision Time Protocol (PTP) Telecom Slave Clocks (T-TSC), რათა დანიშნოს პროგრამული ამოცანები სათანადოდ. Intel Ethernet Controller XL710 Intel® FPGA PAC N3000-ში უზრუნველყოფს IEEE1588v2 მხარდაჭერას. თუმცა, FPGA მონაცემთა ბილიკი შემოაქვს jitter, რომელიც გავლენას ახდენს PTP შესრულებაზე. გამჭვირვალე საათის (T-TC) მიკროსქემის დამატება Intel FPGA PAC N3000-ს საშუალებას აძლევს კომპენსირება მოახდინოს მისი FPGA შიდა ლატენტურობაზე და ამცირებს ჟიტერის ეფექტებს, რაც საშუალებას აძლევს T-TSC-ს მიახლოებით დიდოსტატის დღის დრო (ToD) ეფექტურად.
ობიექტური
ეს ტესტები ადასტურებს Intel FPGA PAC N3000-ის გამოყენებას, როგორც IEEE1588v2 slave ღია რადიო წვდომის ქსელში (O-RAN). ეს დოკუმენტი აღწერს:
- ტესტის დაყენება
- გადამოწმების პროცესი
- გამჭვირვალე საათის მექანიზმის შესრულების შეფასება Intel FPGA PAC N3000-ის FPGA გზაზე
- Intel FPGA PAC N3000-ის PTP შესრულება გამჭვირვალე საათის მხარდაჭერით Intel FPGA PAC N3000 არის
შედარებით Intel FPGA PAC N3000-თან გამჭვირვალე საათის გარეშე, ისევე როგორც სხვა Ethernet ბარათთან XXV710 სხვადასხვა მოძრაობის პირობებში და PTP კონფიგურაციით.
მახასიათებლები და შეზღუდვები
Intel FPGA PAC N3000 IEEE1588v2 მხარდაჭერის მახასიათებლები და ვალიდაციის შეზღუდვები შემდეგია:
- გამოყენებული პროგრამული დასტა: Linux PTP Project (PTP4l)
- მხარს უჭერს შემდეგ ტელეკომის პროfiles:
- 1588v2 (ნაგულისხმევი)
- გ
- გ
- მხარს უჭერს ორსაფეხურიანი PTP slave საათის.
ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე. *სხვა სახელები და ბრენდები შეიძლება გამოცხადდეს, როგორც სხვისი საკუთრება.
- მხარს უჭერს ბოლოდან ბოლომდე მრავალგადაცემის რეჟიმს.
- მხარს უჭერს PTP შეტყობინებების გაცვლის სიხშირეს 128 ჰც-მდე.
- ეს არის ვალიდაციის გეგმის შეზღუდვა და დასაქმებული დიდოსტატი. PTP შეტყობინებებისთვის 128 პაკეტზე მეტი წამში შეიძლება იყოს შესაძლებელი.
- ვალიდაციის დაყენებაში გამოყენებული Cisco* Nexus* 93180YC-FX გადამრთველის შეზღუდვების გამო, iperf3 ტრაფიკის პირობებში მუშაობის შედეგები ეხება PTP შეტყობინების გაცვლის კურსს 8 ჰც.
- კაფსულაციის მხარდაჭერა:
- ტრანსპორტი L2 (ნედლეული Ethernet) და L3 (UDP/IPv4/IPv6) მეშვეობით
შენიშვნა: ამ დოკუმენტში, ყველა შედეგი იყენებს ერთ 25 გბ/წმ Ethernet ბმულს.
- ტრანსპორტი L2 (ნედლეული Ethernet) და L3 (UDP/IPv4/IPv6) მეშვეობით
ინსტრუმენტები და დრაივერის ვერსიები
| ხელსაწყოები | ვერსია |
| BIOS | Intel Server Board S2600WF 00.01.0013 |
| OS | CentOS 7.6 |
| ბირთვი | kernel-rt-3.10.0-693.2.2.rt56.623.el7.src. |
| მონაცემთა თვითმფრინავის განვითარების ნაკრები (DPDK) | 18.08 |
| Intel C შემდგენელი | 19.0.3 |
| Intel XL710 დრაივერი (i40e დრაივერი) | 2.8.432.9.21 |
| PTP4l | 2.0 |
| IxExplorer | 8.51.1800.7 EA-Patch1 |
| lperf3 | 3.0.11 |
| trafgen | Netsniff-ng 0.6.6 ინსტრუმენტების ნაკრები |
IXIA სატრანსპორტო ტესტი
Intel FPGA PAC N3000-ისთვის PTP შესრულების ეტალონების პირველი ნაკრები იყენებს IXIA* გადაწყვეტას ქსელისა და PTP შესაბამისობის ტესტირებისთვის. IXIA XGS2 შასის ყუთში შედის IXIA 40 PORT NOVUS-R100GE8Q28 ბარათი და IxExplorer, რომელიც უზრუნველყოფს გრაფიკულ ინტერფეისს ვირტუალური PTP Grandmaster-ის DUT-ზე (Intel FPGA PAC N3000) დასაყენებლად ერთი 25 Gbps პირდაპირი Ethernet კავშირის საშუალებით. ქვემოთ მოყვანილი ბლოკ-სქემა ასახავს IXIA-ზე დაფუძნებული ბენჩმარკების მიზნობრივი ტესტირების ტოპოლოგიას. ყველა შედეგი იყენებს IXIA-ს მიერ გენერირებულ ტრაფიკს შემავალი ტრაფიკის ტესტებისთვის და იყენებს trafgen ხელსაწყოს Intel FPGA PAC N3000 ჰოსტზე გასვლის ტრაფიკის ტესტებისთვის, სადაც შესვლის ან გასვლის მიმართულება ყოველთვის არის DUT-ის პერსპექტივიდან (Intel FPGA PAC N3000 ) მასპინძელი. ორივე შემთხვევაში, ტრაფიკის საშუალო სიჩქარეა 24 გბიტი/წმ. ეს სატესტო დაყენება უზრუნველყოფს Intel FPGA PAC N3000-ის PTP შესრულების საბაზისო დახასიათებას ჩართული T-TC მექანიზმით, ასევე მის შედარებას არა TC Intel FPGA PAC N3000 ქარხნულ სურათთან ITU-T G.8275.1 PTP pro-ში.file.
ტოპოლოგია Intel FPGA PAC N3000 ტრაფიკის ტესტებისთვის IXIA ვირტუალური დიდოსტატის ქვეშ
IXIA მოძრაობის ტესტის შედეგი
შემდეგი ანალიზი ასახავს TC-ზე მხარდაჭერილი Intel FPGA PAC N3000-ის PTP შესრულებას შესვლისა და გასვლის ტრაფიკის პირობებში. ამ განყოფილებაში PTP პროfile G.8275.1 მიღებულია ყველა საგზაო ტესტირებისთვის და მონაცემთა შეგროვებისთვის.
სამაგისტრო ოფსეტის სიდიდე
შემდეგი სურათი გვიჩვენებს ძირითადი ოფსეტის სიდიდეს, რომელიც დაფიქსირდა Intel FPGA PAC N4 ჰოსტის PTP3000l slave კლიენტის მიერ შეღწევის, გასვლისა და ორმხრივი ტრაფიკის დროს გასული დროის ფუნქციის მიხედვით (საშუალო გამტარუნარიანობა 24.4 გბიტი/წმ).
გზის საშუალო დაყოვნება (MPD)
ქვემოთ მოყვანილი სურათი გვიჩვენებს გზის საშუალო დაყოვნებას, რომელიც გამოითვლება PTP4 სლავის მიერ, რომელიც იყენებს Intel FPGA PAC N3000 ქსელის ინტერფეისის ბარათს, იგივე ტესტისთვის, როგორც ზემოთ მოცემული ფიგურა. სამივე საგზაო ტესტის საერთო ხანგრძლივობა არის მინიმუმ 16 საათი.
შემდეგ ცხრილში მოცემულია სამი საგზაო ტესტის სტატისტიკური ანალიზი. არხის სიმძლავრესთან ახლოს ტრაფიკის დატვირთვის პირობებში, PTP4l slave, რომელიც იყენებს Intel FPGA PAC N3000-ს, ინარჩუნებს ფაზის ოფსეტს IXIA-ს ვირტუალურ დიდოსტატთან 53 ns ფარგლებში ყველა სატრანსპორტო ტესტისთვის. გარდა ამისა, სამაგისტრო ოფსეტური სიდიდის სტანდარტული გადახრა არის 5 ნს-ზე ნაკლები.
სტატისტიკური დეტალები PTP შესრულების შესახებ
| G.8275.1 PTP Profile | შემოსული ტრაფიკი (24 გბიტი/წმ) | გამომავალი ტრაფიკი (24 გბიტი/წმ) | ორმხრივი ტრაფიკი (24 გბიტი/წმ) |
| RMS | 6.35 წმ | 8.4 წმ | 9.2 წმ |
| StdDev (აბს(მაქს) ოფსეტური) | 3.68 წმ | 3.78 წმ | 4.5 წმ |
| StdDev (MPD) | 1.78 წმ | 2.1 წმ | 2.38 წმ |
| მაქსიმალური ოფსეტი | 36 წმ | 33 წმ | 53 წმ |
შემდეგი ფიგურები წარმოადგენს ძირითადი ოფსეტის სიდიდეს და საშუალო ბილიკების დაყოვნებას (MPD), 16-საათიანი 24 გბიტი/წმ ორმხრივი ტრაფიკის ტესტის ქვეშ PTP სხვადასხვა კაფსულაციებისთვის. ამ ფიგურების მარცხენა გრაფიკები ეხება PTP ნიშნებს IPv4/UDP ენკაფსულაციის ქვეშ, ხოლო მარჯვენა გრაფიკების PTP შეტყობინებების ენკაფსულაცია არის L2-ში (ნედლეული Ethernet). PTP4l slave-ის შესრულება საკმაოდ მსგავსია, უარეს შემთხვევაში ძირითადი ოფსეტური სიდიდე არის 53 ns და 45 ns IPv4/UDP და L2 ინკაფსულაციისთვის, შესაბამისად. სიდიდის ოფსეტურის სტანდარტული გადახრა არის 4.49 ns და 4.55 ns IPv4/UDP და L2 ინკაფსულაციისთვის, შესაბამისად.
სამაგისტრო ოფსეტის სიდიდე
შემდეგი ფიგურა გვიჩვენებს ძირითადი ოფსეტის სიდიდეს 24 გბიტი/წმ ორმხრივი ტრაფიკის ქვეშ, IPv4 (მარცხნივ) და L2 (მარჯვნივ) ინკაპსულაცია, G8275.1 Profile.
გზის საშუალო დაყოვნება (MPD)
შემდეგი სურათი გვიჩვენებს Intel FPGA PAC N3000 მასპინძელი PTP4l slave-ის საშუალო გზის დაყოვნებას 24 Gbps ორმხრივი ტრაფიკის ქვეშ, IPv4 (მარცხნივ) და L2 (მარჯვნივ) ენკაფსულაცია, G8275.1 Profile.
MPD-ის აბსოლუტური მნიშვნელობები არ არის PTP თანმიმდევრულობის მკაფიო მაჩვენებელი, რადგან ეს დამოკიდებულია კაბელების სიგრძეზე, მონაცემთა ბილიკის შეყოვნებაზე და ა.შ. თუმცა, დაბალი MPD ვარიაციების დათვალიერება (2.381 ns და 2.377 ns IPv4 და L2 შემთხვევაში, შესაბამისად) ცხადყოფს, რომ PTP MPD გაანგარიშება თანმიმდევრულად ზუსტია ორივე ენკაფსულაციაში. ის ამოწმებს PTP შესრულების თანმიმდევრულობას ორივე კაფსულაციის რეჟიმში. L2 გრაფაში გამოთვლილი MPD-ის დონის ცვლილება (ზემოთ ფიგურაში, მარჯვენა დიაგრამა) განპირობებულია გამოყენებული ტრაფიკის დამატებითი ეფექტით. ჯერ არხი უმოქმედოა (MPD rms არის 55.3 ns), შემდეგ გამოიყენება შემომავალი ტრაფიკი (მეორე დამატებითი ნაბიჯი, MPD rms არის 85.44 ns), რასაც მოჰყვება ერთდროული გასვლის ტრაფიკი, რის შედეგადაც გამოითვლება MPD 108.98 ns. შემდეგი ფიგურები გადაფარავს ძირითადი ოფსეტის სიდიდეს და ორმხრივი მოძრაობის ტესტის გამოთვლილ MPD-ს, რომელიც გამოიყენება როგორც PTP4l მონაზე Intel FPGA PAC N3000 T-TC მექანიზმით, ასევე სხვაზე, რომელიც იყენებს Intel FPGA PACN3000 TC-ს გარეშე. ფუნქციონირება. T-TC Intel FPGA PAC N3000 ტესტები (ნარინჯისფერი) იწყება ნულიდან, ხოლო PTP ტესტი, რომელიც იყენებს არა TC Intel FPGA PAC N3000 (ლურჯი) იწყება დაახლოებით T = 2300 წამში.
სამაგისტრო ოფსეტის სიდიდე
შემდეგი სურათი გვიჩვენებს ძირითადი ოფსეტის სიდიდეს შემოსვლის ტრაფიკის პირობებში (24 გბიტი/წმ), TTC მხარდაჭერით და მის გარეშე, G.8275.1 Pro.file.
ზემოთ მოცემულ ფიგურაში, TC-ზე ჩართული Intel FPGA PAC N3000-ის PTP შესრულება ტრაფიკის ქვეშ არის მსგავსი არა TC Intel FPGA PAC N3000 პირველი 2300 წამის განმავლობაში. T-TC მექანიზმის ეფექტურობა Intel FPGA PAC N3000-ში ხაზგასმულია ტესტის სეგმენტში (2300-ე წამის შემდეგ), სადაც თანაბარი ტრაფიკის დატვირთვა ვრცელდება ორივე ბარათის ინტერფეისებზე. ანალოგიურად ქვემოთ მოცემულ ფიგურაში, MPD გამოთვლები შეინიშნება არხზე ტრაფიკის გამოყენებამდე და მის შემდეგ. T-TC მექანიზმის ეფექტურობა ხაზგასმულია პაკეტების ბინადრობის დროის კომპენსაციისას, რაც არის პაკეტის შეყოვნება FPGA გზაზე 25G და 40G MAC-ებს შორის.
გზის საშუალო დაყოვნება (MPD)
შემდეგი სურათი გვიჩვენებს Intel FPGA PAC N3000 მასპინძელი PTP4l slave-ის საშუალო გზის დაყოვნებას Ingress ტრაფიკის ქვეშ (24 Gbps), T-TC მხარდაჭერით და მის გარეშე, G.8275.1 Pro.file.
ეს ფიგურები გვიჩვენებს PTP4l მონას სერვო ალგორითმს, TC-ის რეზიდენციის დროის კორექტირების გამო, ჩვენ ვხედავთ მცირე განსხვავებებს საშუალო ბილიკის დაყოვნების გამოთვლებში. ამრიგად, დაყოვნების რყევების გავლენა მთავარ კომპენსაციაზე მცირდება. შემდეგი ცხრილი ჩამოთვლის სტატისტიკურ ანალიზს PTP შესრულების შესახებ, რომელიც მოიცავს ძირითადი ოფსეტის RMS-ს და სტანდარტულ გადახრას, საშუალო ბილიკის დაყოვნების სტანდარტულ გადახრას, ასევე უარეს შემთხვევაში სამაგისტრო ოფსეტს Intel FPGA PAC N3000-ისთვის T-ით და მის გარეშე. TC მხარდაჭერა.
სტატისტიკური დეტალები PTP-ის ეფექტურობის შესახებ შემავალი ტრაფიკის პირობებში
| Ingress Traffic (24Gbps) G.8275.1 PTP Profile | Intel FPGA PAC N3000 T-TC-ით | Intel FPGA PAC N3000 T-TC გარეშე |
| RMS | 6.34 წმ | 40.5 წმ |
| StdDev (აბს(მაქს) ოფსეტური) | 3.65 წმ | 15.5 წმ |
| StdDev (MPD) | 1.79 წმ | 18.1 წმ |
| მაქსიმალური ოფსეტი | 34 წმ | 143 წმ |
პირდაპირი შედარება TC-ის მხარდაჭერით Intel FPGA PAC N3000 არა TC ვერსიასთან
აჩვენებს, რომ PTP შესრულება 4x-დან 6x-მდე დაბალია რომელიმე სტატისტიკასთან მიმართებაში
მეტრიკა (ყველაზე უარესი, RMS ან ძირითადი ოფსეტის სტანდარტული გადახრა). ყველაზე უარესი შემთხვევა
ძირითადი ოფსეტი T-TC Intel FPGA PAC N8275.1-ის G.3000 PTP კონფიგურაციისთვის არის 34
ns შესვლის ტრაფიკის პირობებში არხის გამტარუნარიანობის ლიმიტზე (24.4 გბიტი/წმ).
lperf3 მოძრაობის ტესტი
ეს განყოფილება აღწერს iperf3 ტრაფიკის ბენჩმარკინგის ტესტს Intel FPGA PAC N3000-ის PTP მუშაობის შემდგომი შესაფასებლად. iperf3 ინსტრუმენტი გამოყენებული იქნა აქტიური მოძრაობის პირობების ემულაციისთვის. iperf3 ტრაფიკის ეტალონების ქსელის ტოპოლოგია, რომელიც ნაჩვენებია ქვემოთ მოცემულ ფიგურაში, მოიცავს ორი სერვერის დაკავშირებას, თითოეული DUT ბარათის გამოყენებით (Intel FPGA PAC N3000 და XXV710), Cisco Nexus 93180YC FX გადამრთველთან. Cisco გადამრთველი მოქმედებს როგორც სასაზღვრო საათი (T-BC) ორ DUT PTP მონასა და Calnex Paragon-NEO Grandmaster-ს შორის.
ქსელის ტოპოლოგია Intel FPGA PAC N3000 lperf3 ტრაფიკის ტესტისთვის
PTP4l გამომავალი თითოეულ DUT ჰოსტზე უზრუნველყოფს PTP მუშაობის მონაცემების გაზომვას დაყენებაში არსებული თითოეული მონური მოწყობილობისთვის (Intel FPGA PAC N3000 და XXV710). iperf3 ტრაფიკის ტესტისთვის, შემდეგი პირობები და კონფიგურაციები ვრცელდება ყველა გრაფიკზე და შესრულების ანალიზზე:
- 17 გბიტი/წმ ტრაფიკის გაერთიანებული გამტარუნარიანობა (როგორც TCP, ასევე UDP), გასვლა ან შეღწევა ან ორმხრივი Intel FPGA PAC N3000.
- PTP პაკეტების IPv4 ინკაფსულაცია Cisco Nexus 93180YC-FX გადამრთველზე კონფიგურაციის შეზღუდვის გამო.
- PTP შეტყობინების გაცვლის კურსი შეზღუდულია 8 პაკეტით/წამში, Cisco Nexus 93180YC-FX გადამრთველზე კონფიგურაციის შეზღუდვის გამო.
perf3 ტრაფიკის ტესტის შედეგი
შემდეგი ანალიზი ასახავს Intel FPGA PAC N3000 და XXV710 ბარათის მუშაობას, ორივე ერთდროულად მოქმედებს როგორც PTP სლავების (T-TSC) Calnex Paragon NEO Grandmaster-ის ქსელური ინტერფეისის ბარათი T-BC Cisco გადამრთველის მეშვეობით.
შემდეგი ფიგურები აჩვენებს ძირითადი ოფსეტისა და MPD-ის სიდიდეს დროთა განმავლობაში სამი განსხვავებული სატრანსპორტო ტესტისთვის Intel FPGA PAC N3000-ის გამოყენებით T-TC და XXV710 ბარათით. ორივე ბარათში ორმხრივი ტრაფიკი ყველაზე დიდ გავლენას ახდენს PTP4l შესრულებაზე. საგზაო ტესტის ხანგრძლივობა 10 საათია. შემდეგ ფიგურებში, გრაფიკის კუდი აღნიშნავს დროის წერტილს, სადაც ტრაფიკი ჩერდება და PTP სამაგისტრო ოფსეტის სიდიდე მცირდება დაბალ დონეზე, უმოქმედო არხის გამო.
სამაგისტრო ოფსეტის სიდიდე Intel FPGA PAC N3000-ისთვის
შემდეგი სურათი გვიჩვენებს Intel FPGA PAC N3000-ის საშუალო გზის დაყოვნებას T TC-ით, შესვლის, გასვლის და ორმხრივი iperf3 ტრაფიკის ქვეშ.
გზის საშუალო დაყოვნება (MPD) Intel FPGA PAC N3000-ისთვის
შემდეგი სურათი გვიჩვენებს Intel FPGA PAC N3000-ის საშუალო გზის დაყოვნებას T TC-ით, შესვლის, გასვლის და ორმხრივი iperf3 ტრაფიკის ქვეშ.
მაგნიტუდის მაგნიტუდა XXV710-ისთვის
შემდეგი სურათი გვიჩვენებს ძირითადი ოფსეტის სიდიდეს XXV710-ისთვის, შეღწევის, გასვლის და ორმხრივი iperf3 ტრაფიკის პირობებში.
გზის საშუალო დაყოვნება (MPD) XXV710-ისთვის
ქვემოთ მოყვანილი სურათი გვიჩვენებს ბილიკების საშუალო დაყოვნებას XXV710-ისთვის, შეყვანის, გასვლის და ორმხრივი iperf3 ტრაფიკისთვის.
რაც შეეხება Intel FPGA PAC N3000 PTP შესრულებას, ყველაზე უარესი ძირითადი ოფსეტი ნებისმიერი მოძრაობის პირობებში არის 90 ns ფარგლებში. იმავე ორმხრივი მოძრაობის პირობებში, Intel FPGA PAC N3000 ძირითადი ოფსეტის RMS 5.6-ჯერ უკეთესია, ვიდრე XXV710 ბარათი.
| Intel FPGA PAC N3000 | XXV710 ბარათი | |||||
| შემოსასვლელი ტრაფიკი10 გ | Egress Traffic 18G | ორმხრივი მოძრაობა18 გ | შემოსასვლელი ტრაფიკი18 გ | Egress Traffic 10G | ორმხრივი მოძრაობა18 გ | |
| RMS | 27.6 წმ | 14.2 წმ | 27.2 წმ | 93.96 წმ | 164.2 წმ | 154.7 წმ |
| StdDev (აბს(მაქს) ოფსეტი) | 9.8 წმ | 8.7 წმ | 14.6 წმ | 61.2 წმ | 123.8 წმ | 100 წმ |
| StdDev (MPD) | 21.6 წმ | 9.2 წმ | 20.6 წმ | 55.58 წმ | 55.3 წმ | 75.9 წმ |
| მაქსიმალური ოფსეტი | 84 წმ | 62 წმ | 90 წმ | 474 წმ | 1,106 წმ | 958 წმ |
აღსანიშნავია, რომ Intel FPGA PAC N3000-ის მთავარ ოფსეტს აქვს უფრო დაბალი სტანდარტული გადახრა,
მინიმუმ 5x ნაკლები XXV710 ბარათზე, ნიშნავს, რომ PTP დაახლოება
დიდოსტატის საათი ნაკლებად მგრძნობიარეა შეყოვნების ან ხმაურის ცვალებადობის მიმართ ტრაფიკის დროს
Intel FPGA PAC N3000.
როდესაც შევადარებთ IXIA სატრანსპორტო ტესტის შედეგს მე-5 გვერდზე, ყველაზე უარესი სიდიდე
ძირითადი ოფსეტი T-TC ჩართული Intel FPGA PAC N3000-ით უფრო მაღალი ჩანს. გარდა ამისა
განსხვავებები ქსელის ტოპოლოგიასა და არხის გამტარუნარიანობაში, ეს გამოწვეულია Intel-ით
FPGA PAC N3000 არის გადაღებული G.8275.1 PTP პროfile (16 ჰც სინქრონიზაციის სიხშირე), ხოლო
შეტყობინებების სინქრონიზაციის სიჩქარე ამ შემთხვევაში შეზღუდულია 8 პაკეტზე წამში.
სამაგისტრო ოფსეტური შედარების სიდიდე
შემდეგი სურათი გვიჩვენებს მაგნიტუდის ოფსეტური შედარების სიდიდეს ორმხრივი iperf3 ტრაფიკის პირობებში.
საშუალო ბილიკის დაყოვნების (MPD) შედარება
შემდეგი სურათი გვიჩვენებს საშუალო ბილიკების დაყოვნების შედარებას ორმხრივი iperf3 ტრაფიკის პირობებში.
Intel FPGA PAC N3000-ის უმაღლესი PTP შესრულება, XXV710 ბარათთან შედარებით, ასევე მხარდაჭერილია გამოთვლილი საშუალო გზის დაყოვნების (MPD) აშკარად უფრო მაღალი გადახრით XXV710-ისთვის და Intel FPGA PAC N3000-ისთვის მიზნობრივი მოძრაობის ტესტში. ყოფილიampორმხრივი iperf3 ტრაფიკი. უგულებელყოთ საშუალო მნიშვნელობა თითოეულ MPD შემთხვევაში, რომელიც შეიძლება განსხვავდებოდეს მრავალი მიზეზის გამო, როგორიცაა სხვადასხვა Ethernet კაბელი და სხვადასხვა ბირთვის შეყოვნება. XXV710 ბარათისთვის დაფიქსირებული უთანასწორობა და მნიშვნელობების მწვერვალი არ არის Intel FPGA PAC N3000-ში.
RMS 8 ზედიზედ ძირითადი ოფსეტური შედარება
დასკვნა
FPGA მონაცემთა გზა QSFP28 (25G MAC) და Intel XL710 (40G MAC) შორის ამატებს ცვლადი პაკეტის შეყოვნებას, რომელიც გავლენას ახდენს PTP Slave-ის მიახლოების სიზუსტეზე. გამჭვირვალე საათის (T-TC) მხარდაჭერის დამატება Intel FPGA PAC N3000-ის რბილ ლოგიკაში FPGA უზრუნველყოფს ამ პაკეტის შეყოვნების კომპენსაციას მისი რეზიდენციის დროის დამატებით ინკაფსულირებული PTP შეტყობინებების კორექტირების ველში. შედეგები ადასტურებს, რომ T-TC მექანიზმი აუმჯობესებს PTP4l სლავის სიზუსტის შესრულებას.
ასევე, IXIA Traffic Test-ის შედეგი მე-5 გვერდზე აჩვენებს, რომ T-TC მხარდაჭერა FPGA მონაცემთა გზაზე აძლიერებს PTP შესრულებას მინიმუმ 4-ჯერ, ვიდრე შედარებით Intel FPGA PAC N3000 T-TC მხარდაჭერის გარეშე. Intel FPGA PAC N3000 T-TC-ით წარმოგიდგენთ უარეს შემთხვევის მთავარ ოფსეტს 53 ns შეღწევის, გასვლის ან ორმხრივი ტრაფიკის დატვირთვის დროს არხის სიმძლავრის ლიმიტზე (25 Gbps). ამრიგად, T-TC მხარდაჭერით, Intel FPGA PAC N3000 PTP შესრულება არის უფრო ზუსტი და ნაკლებად მიდრეკილი ხმაურის ცვალებადობისკენ.
lperf3 Traffic Test-ში მე-10 გვერდზე, Intel FPGA PAC N3000-ის PTP შესრულება ჩართული T-TC შედარებულია XXV710 ბარათთან. ამ ტესტმა დააფიქსირა PTP4l მონაცემები ორივე slave საათისთვის, რომელიც ცვლის Intel FPGA PAC N3000 და XXV710 ბარათის ორ ჰოსტს შორის. Intel FPGA PAC N3000-ში დაფიქსირებული ყველაზე უარესი ძირითადი ოფსეტი არის მინიმუმ 5-ჯერ დაბალი ვიდრე XXV710 ბარათზე. ასევე, დაფიქსირებული ოფსეტების სტანდარტული გადახრა ასევე ადასტურებს, რომ Intel FPGA PAC N3000-ის T-TC მხარდაჭერა დიდოსტატის საათის უფრო გლუვ დაახლოებას იძლევა.
Intel FPGA PAC N3000-ის PTP შესრულების შემდგომი დასადასტურებლად, პოტენციური ტესტის ვარიანტები მოიცავს:
- ვალიდაცია სხვადასხვა PTP პროზეfiles და შეტყობინებების განაკვეთები ერთზე მეტი Ethernet ბმულისთვის.
- lperf3 Traffic Test-ის შეფასება მე-10 გვერდზე უფრო მოწინავე გადამრთველით, რომელიც საშუალებას იძლევა უფრო მაღალი PTP შეტყობინების სიჩქარე.
- T-SC ფუნქციონალურობის და მისი PTP დროის სიზუსტის შეფასება G.8273.2 შესაბამისობის ტესტის ქვეშ.
დოკუმენტის რევიზიის ისტორია IEEE 1588 V2 ტესტისთვის
| დოკუმენტი ვერსია | ცვლილებები |
| 2020.05.30 | თავდაპირველი გამოშვება. |
დოკუმენტები / რესურსები
 |
Intel FPGA პროგრამირებადი აჩქარების ბარათი N3000 [pdf] მომხმარებლის სახელმძღვანელო FPGA პროგრამირებადი აჩქარების ბარათი, N3000, პროგრამირებადი აჩქარების ბარათი N3000, FPGA პროგრამირებადი აჩქარების ბარათი N3000, FPGA, IEEE 1588 V2 ტესტი |
