intel Cyclone 10 Native FloatingPoint DSP FPGA IP მომხმარებლის სახელმძღვანელო

შინაარსი დამალვა

1 intel Cyclone 10 Native FloatingPoint DSP FPGA IP

2 Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP მომხმარებლის სახელმძღვანელო

2.1 Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP-ის პარამეტრიზაცია

2.2 Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP სიგნალები

3 დოკუმენტის რევიზიის ისტორია

4 დოკუმენტები / რესურსები

4.1 ცნობები

5 დაკავშირებული პოსტები

intel Cyclone 10 Native FloatingPoint DSP FPGA IP

Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP მომხმარებლის სახელმძღვანელო

Intel® Cyclone® 10 GX Native Floating-Point DSP Intel® FPGA IP-ის პარამეტრიზაცია

აირჩიეთ სხვადასხვა პარამეტრი თქვენი დიზაინისთვის შესაფერისი IP ბირთვის შესაქმნელად.

Intel® Quartus® Prime Pro Edition-ში შექმენით ახალი პროექტი, რომელიც მიზნად ისახავს Intel Cyclone® 10 GX მოწყობილობას.

IP კატალოგში დააწკაპუნეთ Library ➤ DSP ➤ Primitive DSP ➤ Intel Cyclone 10 GX Native Floating Point DSP.
Intel Cyclone 10 GX Native Floating-Point DSP IP Core IP პარამეტრის რედაქტორი იხსნება.
ახალი IP ვარიაციის დიალოგურ ფანჯარაში შეიყვანეთ პირის სახელი და დააწკაპუნეთ OK.

პარამეტრებში აირჩიეთ DSP შაბლონი და View გსურთ თქვენი IP ბირთვისთვის
DSP ბლოკში View, გადართეთ საათი ან გადატვირთეთ თითოეული მოქმედი რეესტრი.

გამრავლების დამატება ან ვექტორის რეჟიმი 1, დააწკაპუნეთ Chain In მულტიპლექსერზე GUI-ში, რათა აირჩიოთ შეყვანა ჯაჭვის პორტიდან ან Ax პორტიდან.
დააწკაპუნეთ Adder სიმბოლოზე GUI-ში, რათა აირჩიოთ დამატება ან გამოკლება.

დააწკაპუნეთ Chain Out მულტიპლექსერზე GUI-ში, რათა ჩართოთ chainout პორტი.
დააჭირეთ Generate HDL.

დააწკაპუნეთ Finish.

Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP პარამეტრები
ცხრილი 1. პარამეტრები

პარამეტრი	ღირებულება	ნაგულისხმევი მნიშვნელობა	აღწერა
DSP შაბლონი	გაამრავლე დამატება გამრავლება დამატება გამრავლება დაგროვების ვექტორის რეჟიმი 1 ვექტორული რეჟიმი 2	გაამრავლე	აირჩიეთ სასურველი ოპერაციული რეჟიმი DSP ბლოკისთვის. არჩეული ოპერაცია აისახება DSP ბლოკი View.
View	რეგისტრაცია ჩართავს რეგისტრაციის გასუფთავებას	რეგისტრაცია ჩართავს	რეგისტრებისთვის საათის სქემის არჩევის ან გადატვირთვის სქემის არჩევის ვარიანტები view. არჩეული ოპერაცია აისახება DSP ბლოკი View.
*განაგრძო…*

პარამეტრი	ღირებულება	ნაგულისხმევი მნიშვნელობა	აღწერა
			აირჩიეთ რეგისტრაცია ჩართავს ამისთვის DSP ბლოკი View რეგისტრების დაკვრის სქემის ჩვენება. თქვენ შეგიძლიათ შეცვალოთ საათები თითოეული რეესტრისთვის view. აირჩიეთ რეგისტრაცია ასუფთავებს ამისთვის DSP ბლოკი View რეგისტრების გადატვირთვის სქემის ჩვენება. ჩართეთ გამოიყენეთ Single Clear რეგისტრების გადატვირთვის სქემის შესაცვლელად.
გამოიყენეთ Single Clear	ჩართული ან გამორთული	გამორთულია	ჩართეთ ეს პარამეტრი, თუ გსურთ ერთი გადატვირთვა DSP ბლოკის ყველა რეგისტრის გადატვირთვისთვის. გამორთეთ ეს პარამეტრი, რომ გამოიყენოთ სხვადასხვა გადატვირთვის პორტები რეგისტრების გადატვირთვისთვის. ჩართეთ გამომავალი რეგისტრის გასასუფთავებლად 0; გამორთეთ გასასუფთავებლად 1 გამომავალი რეგისტრი. გასუფთავება 0 შეყვანის რეგისტრებისთვის იყენებს aclr[0] სიგნალი. გასუფთავება 1 გამომავალი და მილსადენის რეგისტრების გამოყენებისთვის aclr[1] სიგნალი. ყველა შეყვანის რეგისტრი იყენებს aclr[0] გადატვირთვის სიგნალს. ყველა გამომავალი და მილსადენის რეგისტრი იყენებს aclr[1] გადატვირთვის სიგნალს.
DSP View დაბლოკვა.
ჯაჭვი მულტიპლექსერი (14)	Ჩართვა გამორთვა	გამორთვა	დააწკაპუნეთ მულტიპლექსერზე ჯაჭვის ჩასართავად პორტი.
ჯაჭვის მულტიპლექსერი (12)	გამორთვა ჩართვა	გამორთვა	დააწკაპუნეთ მულტიპლექსერზე ჯაჭვის გასააქტიურებლად პორტი.
შემკრები (13)	+ –	+	დააწკაპუნეთ შემკრები სიმბოლო შეკრების ან გამოკლების რეჟიმის ასარჩევად.
საათი რეგისტრაცია • ცულის_საათი (2) • ay_clock (3) • az_clock (4) • multi_pipeline_cc (5) • ax_chainin_pl_cloc k (7) • adder_input_clock (9) • adder_input_2_clock ck (10) • გამომავალი_საათი (11) • accumulate_clock (1) • accum_pipeline_cl ock (6) • accum_adder_cloc k (8)	არცერთი საათი 0 საათი 1 საათი 2	საათი 0	ნებისმიერი რეგისტრის გვერდის ავლით, გადართეთ რეგისტრაციის საათი არცერთი. გადართეთ რეგისტრაციის საათი შემდეგზე: • საათი 0 გამოიყენოს clk[0] სიგნალი საათის წყაროდ • საათი 1 გამოიყენოს clk[1] სიგნალი საათის წყაროდ • საათი 2 გამოიყენოს clk[2] სიგნალი საათის წყაროდ ამ პარამეტრების შეცვლა შეგიძლიათ მხოლოდ არჩევისას რეგისტრაცია ჩართავს in View პარამეტრი.

სურათი 1. DSP ბლოკი View

ცხრილი 2. DSP შაბლონები

DSP შაბლონები	აღწერა
გაამრავლე	ასრულებს ერთჯერადი ზუსტი გამრავლების ოპერაციას და იყენებს შემდეგ განტოლებას: • Out = Ay * Az
დამატება	ასრულებს ერთჯერადი ზუსტი შეკრების ან გამოკლების ოპერაციას და იყენებს შემდეგ განტოლებებს:. • Out = Ay + Axe • Out = Ay – Axe
გამრავლება დამატება	ეს რეჟიმი ასრულებს ერთჯერად ზუსტი გამრავლებას, რასაც მოჰყვება შეკრების ან გამოკლების ოპერაციები და იყენებს შემდეგ განტოლებებს. • Out = (Ay * Az) – ჯაჭვი • Out = (Ay * Az) + ჯაჭვი • Out = (Ay * Az) – Ax • Out = (Ay * Az) + Ax
გამრავლება დაგროვება	ასრულებს მცურავი წერტილის გამრავლებას, რასაც მოჰყვება მცურავი წერტილის დამატება ან გამოკლება წინა გამრავლების შედეგით და იყენებს შემდეგ განტოლებებს: • Out(t) = [Ay(t) * Az(t)] – გამოსული (t-1) როდესაც დაგროვდება სიგნალი მაღალია. • Out(t) = [Ay(t) * Az(t)] + Out (t-1) როდესაც აკუმულირებული პორტი მაღალია. • Out(t) = Ay(t) * Az(t) როდესაც აკუმულირებული პორტი დაბალია.
ვექტორული რეჟიმი 1	ახორციელებს მცურავი წერტილის გამრავლებას, რასაც მოჰყვება მცურავი წერტილის დამატება ან გამოკლება წინა ცვლადი DSP ბლოკის ჯაჭვის შეყვანით და იყენებს შემდეგ განტოლებებს:
*განაგრძო…*

DSP შაბლონები

აღწერა

• Out = (Ay * Az) – ჯაჭვი

• Out = (Ay * Az) + ჯაჭვი

• Out = (Ay * Az) , chainout = Ax

ვექტორული რეჟიმი 2

ასრულებს მცურავი წერტილის გამრავლებას, სადაც IP ბირთვი აწვდის გამრავლების შედეგს პირდაპირ ჯაჭვში. შემდეგ IP ბირთვი ამატებს ან აკლებს ჯაჭვის შეყვანას წინა ცვლადი DSP ბლოკიდან შეყვანის Ax-დან, როგორც გამომავალი შედეგი.

ეს რეჟიმი იყენებს შემდეგ განტოლებებს:

• Out = Axe – chainin , chainout = Ay * Az

• Out = Axe + chainin , chainout = Ay * Az

• Out = Axe , chainout = Ay * Az

Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP სიგნალები

სურათი 2. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP სიგნალები
ფიგურაში ნაჩვენებია IP ბირთვის შემავალი და გამომავალი სიგნალები.

ცხრილი 3. Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP შეყვანის სიგნალები

სიგნალის სახელი	ტიპი	სიგანე	ნაგულისხმევი	აღწერა
ნაჯახი [31:0]	შეყვანა	32	დაბალი	შეიტანეთ მონაცემთა ავტობუსი მულტიპლიკატორში. ხელმისაწვდომია: • რეჟიმის დამატება • გამრავლება-დამატების რეჟიმი ჯაჭვისა და ჯაჭვის ფუნქციის გარეშე • ვექტორული რეჟიმი 1 • ვექტორული რეჟიმი 2
აი [31:0]	შეყვანა	32	დაბალი	შეიტანეთ მონაცემთა ავტობუსი მულტიპლიკატორში. ხელმისაწვდომია ყველა მცურავი წერტილის ოპერაციულ რეჟიმში.
აზ[31:0]	შეყვანა	32	დაბალი	შეიტანეთ მონაცემთა ავტობუსი მულტიპლიკატორში. ხელმისაწვდომია: • გამრავლება • გამრავლება დამატება • გამრავლება დაგროვება • ვექტორული რეჟიმი 1 • ვექტორული რეჟიმი 2
ჯაჭვი[31:0]	შეყვანა	32	დაბალი	დაუკავშირეთ ეს სიგნალები ჯაჭვის სიგნალებს წინა მცურავი წერტილის DSP IP ბირთვიდან.
clk[2:0]	შეყვანა	3	დაბალი	საათის სიგნალების შეყვანა ყველა რეგისტრისთვის. ეს საათის სიგნალები ხელმისაწვდომია მხოლოდ იმ შემთხვევაში, თუ რომელიმე შემავალი რეგისტრი, მილსადენის რეგისტრი ან გამომავალი რეგისტრი დაყენებულია საათი 0 or საათი 1 or საათი 2.
ენა[2:0]	შეყვანა	3	მაღალი	საათის ჩართვა clk[2:0]-ისთვის. ეს სიგნალები აქტიურია - მაღალი. • ena[0] არის ამისთვის საათი 0 • ena[1] არის ამისთვის საათი 1 • ena[2] არის ამისთვის საათი 2
aclr [1:0]	შეყვანა	2	დაბალი	ასინქრონული მკაფიო შეყვანის სიგნალები ყველა რეგისტრისთვის. ეს სიგნალები აქტიური-მაღალია. გამოყენება aclr[0] ყველა შეყვანის რეგისტრისთვის და გამოყენებისთვის aclr[1] ყველა მილსადენისა და გამომავალი რეგისტრისთვის.
დაგროვება	შეყვანა	1	დაბალი	შეყვანის სიგნალი აკუმულატორის ფუნქციის ჩართვის ან გამორთვისთვის. • დაამტკიცეთ ეს სიგნალი, რათა ჩართოთ გამოხმაურება დამმატებლის გამომავალი. • გააუქმეთ ეს სიგნალი უკუკავშირის მექანიზმის გამორთვისთვის. თქვენ შეგიძლიათ დაამტკიცოთ ან გააუქმოთ ეს სიგნალი მუშაობის დროს. ხელმისაწვდომია გამრავლების დაგროვების რეჟიმში.
ჯაჭვი [31:0]	გამომავალი	32	—	შეაერთეთ ეს სიგნალები შემდეგი მცურავი წერტილიანი DSP IP ბირთვის ჯაჭვის სიგნალებთან.
შედეგი[31:0]	გამომავალი	32	—	გამომავალი მონაცემთა ავტობუსი IP ბირთვიდან.

დოკუმენტის რევიზიის ისტორია

ცვლილებები Intel Cyclone 10 GX Native Floating-Point DSP Intel FPGA IP მომხმარებლის სახელმძღვანელო

თარიღი	ვერსია	ცვლილებები
2017 წლის ნოემბერი	2017.11.06	თავდაპირველი გამოშვება.

ინტელის კორპორაცია. Ყველა უფლება დაცულია. Intel, Intel-ის ლოგო და სხვა Intel ნიშნები არის Intel Corporation-ის ან მისი შვილობილი კომპანიების სავაჭრო ნიშნები. Intel იძლევა გარანტიას მისი FPGA და ნახევარგამტარული პროდუქტების შესრულებაზე მიმდინარე სპეციფიკაციების შესაბამისად Intel-ის სტანდარტული გარანტიის შესაბამისად, მაგრამ იტოვებს უფლებას ნებისმიერ დროს შეიტანოს ცვლილებები ნებისმიერ პროდუქტსა და სერვისში შეტყობინების გარეშე. Intel არ იღებს პასუხისმგებლობას ან პასუხისმგებლობას, რომელიც წარმოიქმნება აქ აღწერილი ნებისმიერი ინფორმაციის, პროდუქტის ან სერვისის აპლიკაციის ან გამოყენების შედეგად, გარდა იმ შემთხვევისა, რაც წერილობით არის დათანხმებული Intel-ის მიერ. Intel-ის მომხმარებლებს ურჩევენ, მიიღონ მოწყობილობის სპეციფიკაციების უახლესი ვერსია, სანამ დაეყრდნონ რაიმე გამოქვეყნებულ ინფორმაციას და განათავსონ შეკვეთები პროდუქტებსა და სერვისებზე. *სხვა სახელები და ბრენდები შეიძლება გამოცხადდეს, როგორც სხვისი საკუთრება.

დოკუმენტები / რესურსები

intel Cyclone 10 Native FloatingPoint DSP FPGA IP [pdf] მომხმარებლის სახელმძღვანელო
ციკლონი 10 Native FloatingPoint DSP FPGA IP, 10 Native FloatingPoint DSP FPGA IP, Native FloatingPoint DSP FPGA IP, FloatingPoint DSP FPGA IP, DSP FPGA IP, FPGA IP

ცნობები

მომხმარებლის სახელმძღვანელო